(Tiểu luận) báo cáo thí nghiệm môn thí nghiệm kỹ thuật số bài thí nghiệm 1 các cổng logic và ic chức năng cơ bản

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ BÁO CÁO THÍ NGHIỆM MƠN: THÍ NGHIỆM KỸ THUẬT SỐ h GVHD: Trịnh Vũ Đăng Nguyên Lớp: L13 Nhóm Nguyễn Hữu Nhân 2111906 Thành Duy Quang 2114515 Lê Hồng Phước 2110470 BÀI THÍ NGHIỆM CÁC CỔNG LOGIC VÀ IC CHỨC NĂNG CƠ BẢN MỤC TIÊU ➢ Nắm cách sử dụng kit thí nghiệm, phần mềm lập trình ➢ Nắm cách khảo sát thiết kế hàm boolean sử dụng cổng logic ➢ Nắm quy trình mô tả phần cứng FPGA CHUẨN BỊ ➢ Tự hoàn thành prelab1 trước tham gia buổi học thí nghiệm Khơng hồn thành prelab1 khơng tham gia buổi thí nghiệm, hình thức chép bị xử lý h nặng THÍ NGHIỆM Mục tiêu: Nắm cách khảo sát hàm boolean sử dụng cổng logic Yêu cầu: Sinh viên thực khảo sát hoạt động hàm 𝑓(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦 + 𝑦̅𝑧 điền kết khảo sát vào Bảng theo hướng dẫn mục Kiểm tra x y z f fTest fnand 0 0 0 0 1 1 1 1 1 1 1 0 0 Electronics Department Ho Chi Minh City University of Technology, Vietnam 1 1 1 0 0 1 0 Bảng 1: Kết khảo sát hoạt động hàm boolean Kiểm tra: ➢ Sinh viên tiến hành thay giá trị x, y, z vào hàm 𝑓(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦 + 𝑦̅𝑧 cho, điền kết vào cột f Bảng ➢ Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế Ghi rõ chân IC h ➢ Sinh viên tiến hành lắp mạch khảo sát hoạt động hàm, ghi kết vào cột fTest Bảng (Chèn hình chụp minh chứng sinh viên lắp xong mạch xác nhận GVHD) Electronics Department Ho Chi Minh City University of Technology, Vietnam h ➢ Thực hàm boolean sử dụng cổng NAND ngõ vào, cần sử dụng cổng NAND? Tại sao? ̅̅̅̅̅̅̅̅̅̅ 𝑓(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦 + 𝑦̅𝑧 = ̅̅̅̅̅̅̅̅̅̅ ̅̅̅𝑦 𝑥𝑥 ̅̅̅̅𝑧 𝑦𝑦 Cần sử dụng cổng NAND2: Electronics Department Ho Chi Minh City University of Technology, Vietnam -2 cổng NAND2 để thực phép toán NOT -3 cổng NAND2 để thực NAND ⇒ Cần IC 74HC00 h ➢ Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế (toàn NAND) Electronics Department Ho Chi Minh City University of Technology, Vietnam ➢ Sinh viên tiến hành lắp lại mạch thực với hàm sử dụng cổng NAND Kết kiểm tra điền vào cột fnand Bảng h (Chèn hình chụp minh chứng sinh viên lắp xong mạch xác nhận GVHD) Electronics Department Ho Chi Minh City University of Technology, Vietnam h THÍ NGHIỆM Electronics Department Ho Chi Minh City University of Technology, Vietnam Mục tiêu: Nắm cách khảo sát hàm boolean sử dụng cổng logic Yêu cầu: Sinh viên thực khảo sát hoạt động hàm cho Bảng điền kết khảo sát vào Bảng theo hướng dẫn mục Kiểm tra x y z f fTest fnor 0 0 0 0 1 1 0 0 1 1 1 0 0 1 h 0 1 1 1 1 0 Bảng 2: Kết khảo sát hoạt động hàm boolean Kiểm tra: ➢ Viết biểu thức ngõ f theo ngõ vào x, y, z 𝑓(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑧 + 𝑥𝑦𝑧̅ ➢ Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế Ghi rõ chân IC Electronics Department Ho Chi Minh City University of Technology, Vietnam ➢ Sinh viên tiến hành lắp mạch khảo sát hoạt động hàm, ghi kết vào cột fTest Bảng h (Chèn hình chụp minh chứng sinh viên lắp xong mạch xác nhận GVHD) Electronics Department Ho Chi Minh City University of Technology, Vietnam ➢ Thực hàm boolean sử dụng cổng NOR ngõ vào, cần sử dụng cổng NOR? Tại sao? ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ 𝑓(𝑥, 𝑦, 𝑧) = ̅̅̅̅̅̅̅ 𝑥 + 𝑧 + ̅̅̅̅̅̅̅̅̅̅̅̅ 𝑥̅ + ̅̅̅̅̅̅̅ 𝑧+𝑦 Cần cổng NOR : – IC 74HC02 h ➢ Sinh viên tiến hành vẽ sơ đồ nguyên lý mạch cần thiết kế (toàn NOR) Sinh viên tiến hành lắp lại mạch thực với hàm sử dụng cổng NOR Kết kiểm Electronics Department Ho Chi Minh City University of Technology, Vietnam TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA THÍ NGHIỆM Mục tiêu: Nắm thức mơ tả khối ALU (bộ tính tốn) có chức đơn giản sử dụng systemverilog thực kiểm tra hoạt động kit FPGA Yêu cầu: Sinh viên thực mơ tả mạch cho mạch thực ALU tính toán số bit (hai số ngõ vào A B, ngõ S, cờ nhớ Ci Co) thông qua ngõ vào điều khiển bit Sel - Nếu Sel=00: S=A+B - Nếu Sel=01: S=A-B - Nếu Sel=10: S=A AND B - Nếu Sel=11: S=A OR B Kiểm tra: ➢ Sinh viên trình bày ý tưởng thiết kế (Sinh viên vẽ sơ đồ khối và/hoặc diễn dãi để giáo viên hiểu ý tưởng mình) h Department of Electronics Digital System Design Laboratory Page | TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA ➢ Chương trình mơ tả hoạt động thiết kế h ➢ Kết mơ dạng sóng ➢ Kết RTL viewer Department of Electronics Digital System Design Laboratory Page | TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA ➢ Sinh viên thực gán chân theo yêu cầu sau đổ lên kit FPGA DE2 Sau ghi nhận kết Department of Electronics Digital System Design Laboratory h Gán chân theo mẫu sau: Chân A[3:0] nối với SW0-SW3 Chân B[3:0] nối với SW4-SW7 Chân Ci nối với SW8 Chân S[3:0] nối với LEDR[3:0] Chân Co nối với LEDR[4] Page | TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA THÍ NGHIỆM Mục tiêu: Nắm thức mô tả mạch đếm đầy đủ sử dụng ngôn ngữ systemverilog thực kiểm tra hoạt động kit FPGA Yêu cầu: Sinh viên thực thiết kế mô tả mạch đếm xuống bit đầy đủ sử dụng ngôn ngữ system verilog Giá trị đếm thay đổi sau 1s Ngõ kết nối với LED đoạn loại anode chung Ngồi ra, đếm cịn có chân RST (tích cực cao) dùng để reset trạng thái đếm Gợi ý: - Tín hiệu clock tạo từ chia tần số từ 50MHz sang 1s - Sinh viên sử dụng chương trình chuyển từ mã BCD sang LED đoạn PRELAB, kết nối ngõ đếm với ngõ vào chuyển đổi Kiểm tra: ➢ Sinh viên trình bày ý tưởng thiết kế (Sinh viên vẽ sơ đồ khối và/hoặc diễn dãi để giáo viên hiểu ý tưởng mình) h Department of Electronics Digital System Design Laboratory Page | TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA ➢ Chương trình mơ tả hoạt động thiết kế h ➢ Kết mô dạng sóng ➢ Kết RTL viewer Department of Electronics Digital System Design Laboratory Page | 10 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA h Department of Electronics Digital System Design Laboratory Page | 11 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA ➢ Sinh viên thực gán chân theo yêu cầu sau đổ lên kit FPGA DE2 Sau ghi nhận kết Department of Electronics Digital System Design Laboratory h Gán chân theo mẫu sau: LED đoạn HEX0 Chân RST SW0 Page | 12 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA THÍ NGHIỆM Mục tiêu: Nắm thức mô tả mạch đếm đầy đủ sử dụng ngôn ngữ systemverilog thực kiểm tra hoạt động kit FPGA Yêu cầu: Sinh viên thực thiết kế mô tả mạch đếm lên bit từ đến 14 sử dụng ngôn ngữ system verilog Giá trị đếm thay đổi sau 1s Ngõ bit kết nối với LED đoạn loại anode chung Ngồi ra, đếm cịn có chân RST (tích cực cao) dùng để reset trạng thái đếm Gợi ý: - Tín hiệu clock tạo từ chia tần số từ 50MHz sang 1s - Sinh viên sử dụng chương trình chuyển từ mã BCD sang LED đoạn PRELAB, kết nối ngõ đếm với ngõ vào chuyển đổi - Sinh viên cần viết thêm chuyển đổi từ số bit sang số BCD Kiểm tra: h ➢ Sinh viên trình bày ý tưởng thiết kế (Sinh viên vẽ sơ đồ khối và/hoặc diễn dãi để giáo viên hiểu ý tưởng mình) Department of Electronics Digital System Design Laboratory Page | 13 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA ➢ Chương trình mơ tả hoạt động thiết kế h ➢ Kết mơ dạng sóng ➢ Kết RTL viewer Department of Electronics Digital System Design Laboratory Page | 14 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA h Department of Electronics Digital System Design Laboratory Page | 15 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA ➢ Sinh viên thực gán chân theo yêu cầu sau đổ lên kit FPGA DE2 Sau ghi nhận kết h Gán chân theo mẫu sau: Hai LED đoạn HEX1 (trọng số cao) HEX0 (trọng số thấp) Chân RST SW0 Department of Electronics Digital System Design Laboratory Page | 16 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA THÍ NGHIỆM Mục tiêu: Nắm thức mô tả máy trạng thái sử dụng ngôn ngữ systemverilog thực kiểm tra hoạt động kit FPGA Yêu cầu: Sinh viên tiến hành mô tả hệ sau VHDL sau nạp chương trình xuống kit DE2 để kiểm tra hoạt động: Hệ có ngõ vào (X) ngõ (Z) Ngõ Z = tổng số bit nhận chia hết cho (quy ước 0, 3, 6, 9, … số chia hết cho ) tổng số bit nhận số chẵn (lớn 0) Ghi chú: Sinh viên lựa chọn thiết kế theo máy trạng thái kiểu Mealy Moore Gán chân theo mẫu sau: Ngõ vào X nối với SW0 Tín hiệu CLK nối với xung clock 1Hz (Trong PRELAB) Ngõ Z nối với LED0 Kiểm tra: ➢ Sinh viên trình bày ý tưởng thiết kế (Sinh viên vẽ sơ đồ khối (máy trạng thái) h và/hoặc diễn dãi để giáo viên hiểu ý tưởng mình) Department of Electronics Digital System Design Laboratory Page | 17 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA ➢ Chương trình mơ tả hoạt động thiết kế h ➢ Kết mơ dạng sóng Department of Electronics Digital System Design Laboratory Page | 18 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA ➢ Kết RTL viewer ➢ Sinh viên thực gán chân theo yêu cầu sau đổ lên kit FPGA DE2 Sau ghi nhận kết Lưu ý: Sinh viên nên nối clock 1Hz LED để dễ quan sát tín hiệu clock h Department of Electronics Digital System Design Laboratory Page | 19 TNKTS – BÀI – THỰC HIỆN VÀ MÔ PHỎNG HỆ TỔ HỢP VÀ TUẦN TỰ CƠ BẢN TRÊN FPGA h Department of Electronics Digital System Design Laboratory Page | 20