Báo cáo đồ án thực tập môn mạch số, kỹ thuật số

thiết kế mạch đếm logic không đồng bộ 4 bit sử dụng FlipFlop JK. Thiết kế mạch đếm hoạt động theo chu trình sau: 03179101320. Hiển thị kết quả ra Led. Trình bày hoạt động của mạch và giản đồ dạng sóng.

BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐẠI HỌC CẦN THƠ TRƯỜNG BÁCH KHOA KHOA ĐIỆN TỬ - VIỄN THÔNG  BÁO CÁO ĐỒ ÁN MÔN THỰC TẬP MẠCH SỐ MÃ SỐ HỌC PHẦN CT168 Đề tài: Thiết kế mạch đếm hoạt động theo chu trình sau: 0-3-1-7-9-10-13-2-0 Hiển thị kết Led Trình bày hoạt động mạch giản đồ dạng sóng Giảng viên hướng dẫn: Sinh viên thực hiện: I MỤC TIÊU -Thiết kế mạch đếm đồng theo chu trình sau: 0-3-1-7-9-10-13-2-0 - Hiển thị kết led - Trình bày hoạt động mạch giản đồ dạng sóng II THIẾT KẾ MẠCH LÝ THUYẾT Xác định số Flip-Flop JK cần sử dụng => n=4 Vậy ta cần sử dụng Flip-Flop JK cho mạch đếm Giả sử trạng thái hệ đếm : , , , với Dãy đếm : 0000-0011-0001-0111-1001-1010-1101-0010-0000 0000 0010 0011 1101 0001 1010 0111 1001 Lập bảng chuyển đổi trạng thái - Đặt ngõ là: , , , - Trạng thái là: , , - Các ngõ vào là: , , , Trạng thái ban đầu , Trạng thái Các ngõ vào Số thập phân 10 11 12 13 14 15 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 0 X X X X 1 X X X X 0 X X X X X X X X 1 0 X X X X X X X X 1 X X X X X X X X HA = ∑(7,13) + d(4,5,6,8,11,12,14,15) HB = ∑(1,7,10,13) + d(4,5,6,8,11,12,14,15) HC = ∑(0,1,2,3,7,9,10,13) + d(4,5,6,8,11,12,14,15) HD = ∑(0,9,10,13) + d(4,5,6,8,11,12,14,15) Rút gọn bìa KARNAUGH để tìm JK HA = ∑(7,13) + d(4,5,6,8,11,12,14,15) 00 01 11 10 00 01 11 10 X X X X 1 X X HA = QAQB + QAQB => JA = QB ; KA = QB X X HB = ∑(1,7,10,13) + d(4,5,6,8,11,12,14,15) 0 0 X X X X 0 X X X X 0 X X X X X X X X 1 1 X X X X 1 X X X X 0 X X X X 1 X X X X 00 01 11 10 00 01 11 10 X X X X 1 X X X X HB = QAQBQD + QB + QAQBQCQD = QB(QAQD + QAQCQD) + QB => JB = QAQD + QAQCQD KB =1 HC = ∑(0,1,2,3,7,9,10,13) + d(4,5,6,8,11,12,14,15) 00 01 11 10 00 01 11 10 X X X X 1 X X X X X HC = QC + QC => JC = KC = HD = ∑(0,9,10,13) + d(4,5,6,8,11,12,14,15) 00 01 11 10 00 01 11 10 X X X X 1 X X X X X HB = QAQCQD + QAQD + QCQD = QD(QAQC + QC) + QDQA => JD = QAQC + QC ; KD = QA Vẽ sơ đồ mạch logic theo biểu thức III HOẠT ĐỘNG CỦA MẠCH -Ban đầu mạch trạng thái 0000, ta cho xung CK tác động, lúc mạch hoạt động đếm theo yêu cầu -Khi ngõ vào tác động vào Reset (clear) mạch trở trạng thái 0000 IV GIẢN ĐỒ SÓNG CK QD QC QB QA 10 13