Bài giảng Thiết kế logic số (VLSI design): Chương 4.2 - Trịnh Quang Kiên

Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thiet-ke-logic-so 08/2012 Mục đích & nội dung • Mục đích • Kiến trúc tổng quan Kiến trúc Xilinx FPGA • Quy trình thiết kế FPGA Xilinx ISE • Nội dung • IOBuffer • Interconnect • Dedicated Multiplier • Dedicated block RAM • DCM • Quy trình thiết kế FPGA • Ví dụ khối cộng • Ví dụ khối chia tần Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com 2/16 Carry chain Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com3/16 Carry chain Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com4/16 Arithmetic chain Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com5/16 IOB Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com6/16 IOB-Delay Block Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com7/16 IOB-Delay Block Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com8/16 IOB-DDR Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com9/16 Interconnect-Switch matrix Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com10/16 Interconnect-lines Long lines Hex lines Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com11/16 Interconnect-lines Double lines Direct lines Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com12/16 Block RAM Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com13/16 Distributed RAM Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com14/16 Distributed RAM Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com15/16 Multiplier •Cấu hình 16K x khơng có bit kiểm tra chẵn lẻ •Cấu hinhg 8K x2 khơng có bit kiểm tra chẵn lẻ •Cấu hình 4K x khơng có bít kiểm tra chẵn lẻ •Cấu hình 2K x (8+1), có bit kiểm tra chẵn lẻ •Cấu hình 1K x (16+2) với hai bit kiểm tra chẵn lẻ •Cấu hình 512 x (32+4) với bit kiểm tra chẵn lẻ Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com16/16 Multiplier Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com17/16 Multiplier Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com18/16 Multiplier Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com19/16 Trắc nghiệm Câu 1: Vai trò Block RAM FPGA: A Sử dụng thiết kế đòi hỏi dung lượng khối nhớ lớn B Sử dụng khối đệm cho trình cộng nhân thường gặp toán DSP C Sử dụng thiết kế đòi hỏi linh động cấu trúc khối RAM D Sử dụng khối nhớ đòi hỏi tốc độ làm việc với tốc độ cao Chương IV: Thiết kế mạch số FPGA quangkien82@gmail.com