Bài giảng Thiết kế logic số (VLSI design): Chương 3.4 - Trịnh Quang Kiên

Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thiet-ke-logic-so 08/2012 quangkien82@gmail.com 09/09/2023 1/15 Mục đích, nội dung Nội dung: Thiết kế khối nhớ, máy trạng thái hữu hạn Thời lượng: tiết giảng Yêu cầu: Sinh viên có chuẩn bị sơ trước nội dụng học quangkien82@gmail.com 09/09/2023 2/15 ROM CLK CS OE ADDRESS ADDR_deco der DATA_OUT quangkien82@gmail.com 09/09/2023 3/15 RAM CLK WE CS OE ADDRESS DATA_IN ADDR_deco der DATA_OUT Thành phần gây trễ chủ chốt ? quangkien82@gmail.com 09/09/2023 Decoder 4/15 MEMORY DECODER Nhiệm vụ, trỏ địa ô nhớ cần truy cập!!! Đặc điểm: Tốc độ tỷ lệ thuận với dung lượng!!! Đánh giá tài nguyên tốc độ decoder cấu trúc RAM 1D kích thước 8*8 = 64? ADDR DECODER M*N Tài nguyên = Độ trễ = quangkien82@gmail.com (M*N)*log2(M*N) = 384cổng log2(M.N) = levels 09/09/2023 5/15 MEMORY DECODER Đánh giá tài nguyên tốc độ decoder cấu trúc RAM 2D kích thước 8*8? ADDR DECODER N-1 N N+1 2N-1 (M-1)*N (M-1)*N+1 M*N-1 ADDR DECODER Tài nguyên = M*log2(M) + N*log2(N) + M*N = 112 cổng Độ trễ = + Max (log2(N), log2(M) = levels quangkien82@gmail.com 09/09/2023 6/15 FIFO- First In First Out Ứng dụng - Khối đệm truyền nhận - Đồng hóa miền làm việc với clock khác Ưu điểm so với RAM thông thường? - Đơn giản sử dụng (khơng có cổng địa chỉ) Nhược điểm ? - Khó thiết kế - Khơng truy cập liệu ngẫu nhiên quangkien82@gmail.com 09/09/2023 7/15 FIFO (Based on Dual Port RAM) WRITE DATA_IN FIFO_WRITE (WP counter) WP FIFO_READ (RP counter) RP CHANEL A READ DATA_OUT CHANEL B FIFO_STATE (DataCNT) FIFO_EMPTY quangkien82@gmail.com FIFO_FULL 09/09/2023 8/15 FIFO OPERATON Reset: RP = 0, WP = 0, dataCNT = WRITE: RP = RP, WP = WP + 1, dataCNT = dataCNT + quangkien82@gmail.com 09/09/2023 9/15 FIFO OPERATON READ: RP = RP+1, WP = WP, dataCNT = dataCNT -1 quangkien82@gmail.com 09/09/2023 10/ 15 FIFO OPERATON READ, WRITE: RP = RP+1, WP = WP +1, dataCNT = dataCNT quangkien82@gmail.com 09/09/2023 11/15 FIFO OPERATON READ: RP = RP+1, WP = WP dataCNT = dataCNT - quangkien82@gmail.com 09/09/2023 12/15 LIFO – Last In First Out Ứng dụng - Stack TOP POINTER quangkien82@gmail.com 09/09/2023 13/15 FSM-UART Giao thức UART IDLE START DATA PARITY STOP IDLE RX Tbraud Bit counter x 0 SAMPLE ONE BIT RECEIVING RX Sample counter 13 14 15 quangkien82@gmail.com 09/09/2023 10 11 12 13 14 15 14/15 FSM-UART (simple) Mọi mạch dãy FSM IDLE CNT16 = and RX = CNT_BIT = RX = 0, Rx_Reg = START FRAME DETECTOR RECEIVE DATA CNT16 = and RX = quangkien82@gmail.com 09/09/2023 15/15 UART structure Khối thiết kế UART SAMPLE COUNTER (CNT) CLK CLOCK DIVIDER BIT COUNTER (CNT_BIT) CLK16 CNT RESET ENABLE CNT_BIT RESET ENABLE RESET FSM (FINITE STATE MACHINE) RX_REG RX_REG Rx RECEIVE_REG SHIFT_ENABLE LOAD DATA REG LEDs quangkien82@gmail.com 09/09/2023 16/15 Trắc nghiệm Câu 1: Thành phần khối nhớ gây trễ chủ yếu? A.Các ô nhớ B Khối giải mã địa C Khối xử lý thông tin điều khiển D Trễ lớn với thao tác đọc liệu quangkien82@gmail.com Trắc nghiệm Câu 2: Kiến trúc mảng nhớ dạng 2D, 3D có ưu điểm là: A Tăng tốc cho khối giải mã địa B Giảm kích thước tổng cho phần giải mã địa C Giúp cho thao tác truy cập xác D Giúp cho thao tác đọc liệu không bị xung đột với thao tác ghi liệu quangkien82@gmail.com Trắc nghiệm Câu 3: Khối nhớ FIFO xây dựng sở khối nhớ A Khối ROM B Khối RAM C Khối RAM 2D D Khối Dual-port RAM quangkien82@gmail.com Trắc nghiệm Câu 4: Bản chất khối điều khiển FIFO gì? A Khối trừ khối dịch B Khối nhớ (thanh ghi) C Khối đếm D Khối dịch giá trị địa Chương III: Thiết kế khối số thông dụng