Bài giảng công nghệ vi mạch điện tử phần 1 trường đại học thái bình

TRƯỜNG ĐẠI HỌC THÁI BÌNH KHOA ĐIỆN – ĐIỆN TỬ BÀI GIẢNG CÔNG NGHỆ VI MẠCH ĐIỆN TỬ HỆ: ĐẠI HỌC NGHÀNH: CNKT ĐIỆN, ĐIỆN TỬ Biên soạn: NGUYỄN THỊ THU HÀ Năm 2021 MỤC LỤC LỜI MỞ ĐẦU CHƯƠNG 1: TỔNG QUAN VỀ MẠCH TÍNH HỢP 1.1 Tổng quan 1.2 Các loại mạch tích hợp 1.3 Phân loại IC .7 1.3.1 Phân loại theo công dụng 1.3.2 Phân loại theo tín hiệu xử lý .8 1.4 Quy trình tạo mạch tich hợp 1.5 Phân tích mạch tích hợp số tương tự 1.6 Giới thiệu qui trình sản xuất IC phiến silicon 10 Hình 1.4 Các lớp cắt miếng Silicon 10 - 1.7 Lịch sử đời vi mạch tích hợp 11 CHƯƠNG 2: ĐẶC TÍNH CỦA CÁC LINH KIỆN MOS 15 2.1 Khái niệm 15 2.2 Cấu tạo 17 2.3 Phân loại 17 2.3 Đặc tính kỹ thuật 23 2.3.1 Công suất tiêu tán .23 2.3.2 Tốc độ chuyển mạch (tần số chuyển mạch) .23 2.3.3 Điện áp vào loại CMOS .24 2.3.4 Dòng điện ngõ vào ngõ .25 2.3.5 Hệ số tải .25 2.3.6 Tính kháng nhiễu .25 2.4 Các IC cổng logic 25 CHƯƠNG 3: CÔNG NGHỆ XỬ L Ý CMOS 26 3.2 Quy trình chế tạo Wafer 28 3.2.1 Sự dẫn điện bán dẫn 28 3.2.2 Bán dẫn tạp chất .28 3.3 Phương pháp khuếch tán bắn electron .34 3.4 Quy trình tạo linh kiên đấu dây 35 4.5 Tổng quát quy trình từ miếng Siliccon đến die 35 CHƯƠNG 4: MẠCH CMOS VÀ THIẾT KẾ LAYOUT .45 4.1 Thiết kế vật lý công logic 45 4.1.1 Cổng NOT 45 4.1.2 Cổng AND 45 4.1.3 Cổng NAND 46 4.1.4 Cổng XOR 46 4.2 Layout cổng logic 47 4.2.1 Cổng NOT 48 4.2.2 Cổng NOR 49 4.2.3 Cổng NAND .49 4.2.1 Những thành phần thiết kế Layout 51 CHƯƠNG 5: CƠNG NGHỆ VI MẠCH TÍCH HỢP 55 5.1 Các bước thiết kế chế tạo IC 55 5.1.1 Thiết kế hệ thống ( System design) 55 5.1.2 Thiết kế chức ( Funtion design) .56 5.3 Tổng hợp – Sắp đặt linh kiện – vẽ dây kết nối ( Synthesis – Place – Route) 56 5.1.4 Thiết kế phân lớp ( layout design) .57 5.1.5 Thiết kế mặt nạ ( Mask pattern design) .57 5.1.6 Sản xuất mask 57 5.1.7 Chuẩn bị wafer 57 5.1.8 Quá trình xử lý wafer 58 5.1.9 Kiểm tra dóng gói xuất xưởng .63 5.1.10 Mơ hình bước chế tạo IC 63 5.3 Quy tắc layout vi mạch 64 CHƯƠNG 6: BỘ NHỚ 66 6.1 Tổng quan nhớ 66 6.2 Tổ chức nhớ bán dẫn 68 6.2.1 Hoạt động nhớ .68 6.2.2 Bộ nhớ .71 6.3 Bộ nhớ ROM 72 6.3.1 Hoạt động đọc 74 6.3.2 Cấu trúc ROM 74 6.3.3 Thông số thời gian ROM 76 6.4 Bộ nhớ RAM 77 CHƯƠNG 7: CÔNG NGHỆ FPGA 79 7.1 Khái niệm FPGA .79 7.2 Cấu trúc tổng quát FPGA 79 7.3 Các công nghệ lập trình chip 81 7.4 Các loại FPGA thị trường 84 TÀI LIỆU THAM KHÁO 118 LỜI MỞ ĐẦU Ngày công nghệ vi điện tử xem nghành mũi nhọn lĩnh vực công nghệ cao Cùng hòa nhịp với giới Việt Nam góp phần đẩy mạch nghành cơng nghiệp với ưu lực lượng lao động trẻ cao, giáo dục ngày phát triển, quan trọng trị ổn định phủ ý phát triển nghành công nghệ ngày cao tương lai cụ thể trường học đưa chương trình cơng nghệ vi điện tử vào giảng dạy thành lập riêng chuyên nghành song song đồng hành với chuyên nghành tốn từ lâu chuyên nghành viễn thơng, tự động… Với sản xuất có nhiều công ty đầu tư vào Việt Nam trội Intel đầu tư lớn với bước đầu đóng gói kiểm định chip, tương lai phát triển chuyển qua thiết kế tích hợp Với lý giảng vi mạch điện tử muốn đưa tới cho sinh viên khái niệm quy trình tạo IC từ ý tưởng ban đàu đến cơng đoạn hồn thành cuối IC sử dụng thực tế Ngoài hưởng tới khái niệm thiết kế chip lập trình chip FPGA Công nghệ ngày phát triển lĩnh vực cơng ghệ cao thay đổi cơng nghệ khơng ngồi xu đó, giáo trình cịn khiểm khuyết mong đồng nghiệp sinh viên góp ý để giảng ngày hoàn thiện Giáo viên soạn Nguyễn Thị Thu Hà CHƯƠNG 1: TỔNG QUAN VỀ MẠCH TÍNH HỢP 1.1 Tổng quan Bắt đầu từ năm 1949, kỹ sư người Đức Werner Jacobi (Siemens AG) nộp sáng chế cho thiết bị khuếch đại bán dẫn Ngày 12 tháng năm 1958, Jack Kilby trình bày vi mạch đầu tiên, sau giành giải thưởng Nobel Vật lý năm 2000 Sau nửa năm Noyce thơng tin cho Kurt Lehovec nguyên tắc tiếp giáp p-n cô lập gây tác động tiếp giáp p-n có thiên áp (diode), khái niệm quan Năm 1968, Federico Faggin gia nhập Intel phát triển đơn chip Central Processing Unit (CPU) (Intel 4004) IC (Intergated-Circuit) mạch điện tử mà thành phần tác động thụ động chế tạo kết tụ đế (substrate) hay thân tách rời Đế phiến bán dẫn Si Ge (hầu hết Si) phiến cách điện Một IC thường có kích thước dài rộng cỡ vài trăm đến vài ngàn micron, dày cỡ vài trăm micron đựng vỏ kim loại plastic Những IC thường phận chức (function device) tức bộphận có khả thể chức điện tử Sự kết tụ (integration) thành phần mạch điện tử phận cấu thành hệ thống điện tử hướng tìm tịi theo đuổi từ lâu ngành điện tử Nhu cầu kết tụ phát minh từ kết tụ tất nhiên mạch hệ thống điện tử theo chiều hướng từ đơn giản đến phức tạp, từ nhỏ đến lớn, từ tần số thấp (tốc độ chậm) đến tần số cao (tốc độ nhanh) Sự tiến triển kết tất yếu nhu cầu ngày tăng việc xử lý lượng tin tức (information) ngày nhiều xã hội phát triển Sự tích hợp vào IC thường thực giai đoạn phận chức Song khái niệm tích hợp khơng thiết dừng lại giai đoạn Người ta nỗ lực để tích hợp với mật độ cực cao IC, nhằm hướng tới việc tích hợp tồn thể hệ thống điện tử IC (chip) Các mật độ tích hợp: SSI (Small scale integration): Tích hợp qui mơ nhỏ - MSI (Medium scale intergration): Tích hợp qui mơ trung bình - LSI (Large scale integration): Tích hợp theo qui mơ lớn - GSI (Ultra large scale integration): Tích hợp qui mơ khổng lồ Hình 1.1 Hình ảnh IC Năm Công nghệ Số Transistor 1chip sản phẩm Các sản phẩm tiêu biểu 1947 Phát minh Transistor 1950 Linh kiện rời 1961 SSI 1966 MSI 1971 LSI 1980 VLSI 12 1000 100 20000 -1000 5000000 -20000 Linh kiện Plar, Cổng logic Flip - Flop Mạch đếm đa hợp mạch cộng Vi xử lý bít, ROM, RAM Vi xử lý 16 32 1985 ULSI >5000000 1990 GSI >10000000 Vi xử lý chuyển dụng xử lý hình ảnh thời gian Như ta thấy để cso thể đạt mật độ tích hợp linh kiện cao địi hỏi cần phải có máy móc với độ xác cao phần mềm hỗ trợ viêc thiết kế vi mạch Ngoài hệ thống điện tử công phu phức tạp gồm nhiều vấn đề cần quan tâm giải là: - Khoảng không gian mà số lượng lớn thành phâng chiếm đoạt ( thể tích) Một máy tính điện tử cần dùng đến hàng triệu, hàng vài chục triệu phận rời Nếu không thực vi mạch IC, khơng thể tích lớn cách bất tiện mà ddienj cung cấp không thực dụng - Độ khả tin ( reliability) hệ thống điện tử : Là độ đáng tin cậy hoạt động theo tiêu chuẩn thiết kế Độ khả tín mọt hệ thống tất nhiên phụ thuộc vào độ khả tín thành phần cấu thành phận nối tiếp chúng Hệ thống phức tạp, số phận tăng chỗ nối tiếp nhiều Vì vậy, dùng phận rời cho hệ thống phức tạp, độ khả tín giảm thấp Một hệ thống trục trặc nhanh - - Tuổi thọ trung bình t ( thời gian) hệ thống điện tử gồm n thành phần là: t  1    t1 t2 tn Vậy transistor có tuổi thọ 108h máy tính gồm 500000 ngàn transistor có tuổi thọ 200 Các thành phần IC chế tạo đồng thời phương pháp nên tuổi thọ IC xấp xỉ tuổi thọ transistor Planar Tóm lại, cơng nhệ IC đưa đến điểm lợi so với kỹ thuật linh kiện rời sau: - Giá thành sản phẩm hạ - Kích cỡ nhỏ - Độ khả tín cao (tất thành phần chế tạo lúc khơng có điểm hàn, nối) - Tăng chất lượng (do giá thành hạ, mặt phức tạp chọn để hệ thống đạt đến tính tốt nhất) - Các linh kiện phối hợp tốt (matched) Vì tất transistor chế tạo đồng thời qui trình nên thông số tương ứng chúng có độ lớn biến thiên nhiệt độ - Tuổi thọ cao 1.2 Các loại mạch tích hợp Dựa qui trình sản xuất, chia IC làm loại:  Monolithic – IC đơn tính thể: Cịn gọi IC bán dẫn – IC dùng đế chất bán dẫn (thường Si) Trên (hay trong) đế đó, người ta chế tạo transistor, diode, điện trở, tụ điện Rồi dùng chất cách điện SiO2 để phủ lên che chở cho phận lớp SiO2, dùng màng kim loại để nối phận với - Mạch màng mỏng (film IC): Trên đế chất cách điện, dùng lớp màng tạo nên thành phần khác Loại gồm thành phần thụ động điện trở, tụ điện, cuộn cảm (chỉ chứa thành phần thụ động), người ta gắn đế thành phần tích cực (transistor, diode) nơi dành sẵn Các transistor diode gắn mạch lai khơng cần có vỏ hay để riêng, mà cần bảo vệ lớp men tráng  Lai mạch màng dày: Là loại IC lai Monolithic film IC Từ vi mạch màng mỏng (chỉ chứa thành phần thụ động), người ta gắn đế thành phần tích cực (transistor, diode) nơi dành sẵn Các transistor diode gắn mạch lai khơng cần có vỏ hay để riêng, mà cần bảo vệ lớp men tráng 1.3 Phân loại IC: 1.3.1 Phân loại theo công dụng   CPU: vi xử lý máy tính Memory: nhớ lưu trữ liệu digital           IC logic tiêu chuẩn thuộc họ logic khác ASIC: dành cho phát triển ứng dụng cụ thể ASSP: sản phẩm tiêu chuẩn cho ứng dụng cụ thể, tương tự ASIC IC cảm biến: cảm biến q trình vật lý, hố, sinh hố, DSP (Digital signal processing): xử lý tín hiệu digital ADC DAC: chuyển đổi analog digital FPGA (Field-programmable gate array) Vi điều khiển (microcontroller) IC công suất: xử lý dòng hay điện áp lớn System-on-a-chip (SoC) hệ thống chip 1.3.2 Phân loại theo tín hiệu xử lý: IC digital: xử lý, lưu trữ tín hiệu digital  IC analog: lý tín hiệu analog  IC hỗn hợp: gồm analog digital Thực chế tạo, người ta quy trình phối hợp Các thành phần tác động chế tạo theo thành phần kỹ thuật planar, thành phần thụ động theo kỹ thuật màng Nhưng trình chế tạo thành phần tác động thụ động khơng phụ thuộc vào đặc tính thơng số thành phần tác độngmà phụ thuộc vào việc lựa chọn vật liệu, bề dày hình dáng Ngồi ra, transistor IC loại nằm dế nên kích thước IC thu nhỏ nhiều so với IC chứa Transistor rời  IC chế tạo quy trình phối hợp nhiều ưu điểm Với kỹ thuật màng, diện tích nhỏ tạo điện trở có giá trị lớn, hệ số nhiệt nhỏ Điều khiển tốc độ ngưng động màng, tạo màng điện trở với độ xác cao Cơng nghệ chế tạo IC đại phức tạp So với trình độ khoa học kĩ thuật Việt Nam việc chế tạo IC hoàn chỉnh từ bước đến bước cuối chưathể Chúng ta thường nhập chip từ nước Tuy nhiên chuyên gia công ty Active-Semi Việt Nam tham gia đáng kể vào trình thiết kế cấu trúc chip IC analog quản lý nguồn điện dùng thiết bị điện tử ĐTDĐ, laptop Đây bước khởi đầu quan trọng cho ngành công nghệ điện tử lĩnh vực sản xuất chế tạo 1.4 Quy trình tạo mạch tich hợp Ý tƣởng Thiết kế kiến trúc Thiết kế logic Thiết kế vật lý Sản xuất Chíp Hình 1.2 Các bước tổng quát để tạo IC Các công đoạn, trang thiết bị quy tắc bước phân tích kỹ chương 1.5 Phân tích mạch tích hợp số tương tự Trong loại ứng dụng mà người sử dụng loại IC số hay IC tương trình thiết kế tùy thuộc vào việc thiết kế IC số hay IC tương tự có cơng nghệ khác Ở dừng lại việc phân tích thoogn số đặc tính hai loại IC cịn cơng nghệ chế tọa cho loại phân tích cụ thể chương sau IC Digital Là loại IC xử lý tín hiệu số Tín hiệu số ( Digital singnail) tín hiệu có giá trị nhị phân ( 1) Hai mức điện tương ứng với hai giá trị ( hai logic) là: - Mức cao ( high): 5V IC CMOS 3,6V IC TTL Mức thấp ( low): 0V IC CMOS 0,3V IC TTL Thường logic tương ứng với mức H ( high), logic tương ứng với L ( low) Logic logic để hai trạng thái đối nghịch nhau: Đóng mở, sai, cao thấp… Chủng loại IC Digital khoongn hiều Chúng gồm số loại mạch logic gọi cổng logic tích hợp bên cổng AND, OR, XOR… kết hợp chế tạo mạch tổ hợp mạch giải mã, mạch đa hợp vv… 1.6 Giới thiệu qui trình sản xuất IC phiến silicon - - Hình 1.3 Quy trình chế tạo IC Qui trình sản xuất IC phiến silicon đến việc sản phẩm cuối Tuy nhiên, với hãng chọn cách thức tạo sản phẩm riêng, trình từ bắt đầu tạo chip tạo sản phẩm hồn chỉnh, mua phôi trắng từ hãng khác đóng gói, thiết kế thành sản phẩm Intel, AMD Renesas chipmaker, tức tạo sản phẩm từ miếng silicon Qui trình sản xuất hãng nhìn chung sau - Hình 1.4 Các lớp cắt miếng Silicon 10 Hình 3.5 Cắt thành die Đo đạc khảo sát thông số công nghệ - giai đoạn sau phiến silicon qua bước cơng nghệ phịng Ở khâu người kỹ sư cần xác định đặctuyến I-V, C-V điện trở (R), dòng dò, chế độ làm việc.…của linh kiện Lúc này, chíp nằm phiến Để tiến hành bước tiếp sau, người kỹ sư phải cắt rờicác chíp silicon, giai đoạn chíp cịn gọi “die” Khâu đóng vỏ - kỹ thuật hàn dây hàn chip “Đây công đoạn không cần địi hỏi có thiết bị máy móc đại nhà sản xuất vừa nhỏ hồn tồn tự chủ động” Hình 3.6 Chế tạo IC đóng vỏ Như nói IC sau chế tạo nằm silion, cắt gắn lên thành phần mạch tích hợp Lúc chíp đơn gọi DIE (tạm gọi chíp trần) Trong ảnh chíp trần cấu trúc MOS (Metal-Oxide-Semiconductor), cấu trúc transistor phổ biến chế tạo vi mạch điện tử, (nguồn www.vlsi.uwaterloo.ca) – chân chíp Au Al màu sáng phía ngồi Rõ ràng thiết kế nhỏ với chiều khoảng mm đến vài trăm micrơ-mét, việc nối dây cho chíp để lấy tín hiệu điều khơng dễ dàng chút Công nghệ thay đổi hàng tháng, hàng tuần chí hàng ngày, mơ tả tồn q trình đóng vỏ vài trang giấy điều Ở phạm vi đề tài mạn phép đưa thông tin đơn giản q trình đóng vỏ chíp hàn chíp hàn dây Để nối dây, cấp nguồn cho chíp hoạt động (nghĩa có chíp thành phẩm) 40 phải qua công đoạn: Hàn chíp trần (die attach); Hàn dây (wire bonding); Kiểm tra chất lượng mối hàn (pull test) Như hiểu ba bước để "giao tiếp với chip cách dễ dàng" Hàn chíp đế (Die attach) Chíp trần, sau cắt rời khỏi silicon, xếp vào khay sau hàn khung chế tạo sẵn (leadframe-ảnh bên Leadframe Alcatel Microelectronics) mà thơng qua tháo lắp chíp mạch điện tử cách dễ dàng Ở công đoạn nhà sản xuất lựa chọn cho dây truyền công nghệ phù hợp với công suất sản xuất khả kinh tế Trừ nhà chế tạo lớn, phần lớn công ty nhỏ vừa thường lựa chọn thiết bị hàn die nhân công (manual) bán tự động Ở công đoạn này, chíp trần gắp bút chân khơng kẹp chân khơng (ảnh) Kỹ thuật cho phép giữ chíp cách chắn đồng thời không làm tổn hại đến bề mặt chíp Ở số thiết bị (như hãng WESTBOND), kỹ sư chế tạo máy tích hợp thêm động vào đầu gắp chân không, cho phép đặt chíp vào vị trí leadframe cách chỉnh méo kính hiển vi quang học CCD camêra Hai kỹ thuật thường sử dụng để gắn die lên leadframe kỹ thuật eutectic kỹ thuật dùng keo dính Hình 3.7 Q trình gắn chíp bao gồm – nhặt chíp lên bút chân không, định vị hàn) Kỹ thuật hàn dùng chất keo dính - kỹ thuật người ta hay sử dụng hợp chất có tính chất bám dính tốt polyimide, epoxy keo bạc làm vật liệu hàn gắn chíp lên leadframe Sau xác định vị trí tương thích die cấu hình leadframe, die đẩy khỏi bút chân không, nén lên bề mặt epoxy trình hàn kết thúc 41 Hình 3.8 Dây Au dây Al Kỹ thuật hàn eutectic, thường ứng dụng đóng gói kín, sử dụng hợp kim tinh để gắp die lên leadframe Kỹ thuật hàn tiên tiến dựa việc sử dụng vật liệu hàn tạo hợp kim tinh điều nhiệt độ đặc biệt đó, điểm nóng chảy hợp kim thường thấp dạng kim loại đơn lẻ Hợp kim Au-Si, Au-Sn Pd-Si thường sử dụng rộng rãi kỹ thuật Để gắn die lên leadframe người ta phủ lớp vàng với độ dầy phù hợp lên bề mặt leadframe die) Trong trình hàn, nhiệt độ cao làm khuếch tán phân tử silic từ bề mặt die lên lớp vàng leadframe, tạo tinh Au-Si (ví dụ, hợp kim Au-Si với 2.85% Au có điểm nóng chày 3630C) Khi hàn người ta nâng nhiệt độ cao Tm chút, thường cỡ 10°C so với nhiệt độ eutectic dẫn đến liên khuếch tán chất rắn chất lỏng bề mặt phân cách Hợp kim eutectic sau hố rắn làm lạnh Hợp phần, điểm tinh hợp kim liệt kê bảng Để tối ưu hố việc hàn chíp, người ta đưa thêm vào chế độ 'mài' thực mộtbộ phát siêu âm, tác dụng lên cần hàn, dao động với biên độ cỡ vài micrô-mét Điều làm tăng độ cọ xát chíp với lớp vàng leadframe làm cho trình tạo tinh diễn dễ dàng Đến đây, chip gắn chắn bề mặt leadframe, điều cần làm nối dây từ chân chíp chân leadframe 42 Kỹ thuật hàn dây (wire bonding) Không giống hàn dây thiếc linh kiện điện tử, hàn dây chíp việc làm địi hỏi tính kiên nhẫn hiểu biết cấu trúc IC Vật liệu hàn thường hợp kim Au Al có đường kính mặt cắt ngang tiêu chuẩn cỡ 25 micromét, Có hai phương pháp gắn sợi dây lên mối hàn vô nhỏ bé là: phương pháp hàn ép nhiệt (thermocompression bonding - TC) phương pháp hàn dùng diêu âm (ultrasonic bonding- US) Phương pháp TC phát triển phịng thí nghiệm Bell (Hoa Kỳ) phục vụ cho ngành vi điện tử từ 1957, đến năm 1960 thay phương pháp hàn dùng siêu âm Phương pháp hàn TC dùng lực nén hàn, nhiệt độ cao điều kiện chân khơng khí trơ (N2, Ar) để tạo mối hàn Kỹ thuật hàn dùng siêu âm (Ultrasonic Technique) Mối hàn, phương pháp này, nhận nhờ tương tác yếu tố: lực chân không, áp suất, nhiệt độ thời gian Khi hàn, dây hàn đặt lên mối hàn (bonding pad) Tần số siêu âm cộng, lực nén cộng với cọ sát điểm đầu hàn tiếp xúc với mối hàn làm điểm tiếp xúc hai vật liệu cần hàn (tẩy bỏ lớp oxít bề mặt) sau làm tăng nhiệt độ khu vực dẫn đến có khuếch tán vào vật liệu Ví dụ máy hàn công ty WESTBOND sử dụng phát siêu âm kênh đôi, hoạt động tần số 63 KHz điều khiển vi xử lý Motorola 68000 cho loại máy hàn nhân công (hay vi xử lý Intel Pentium IV theo hệ điều hành Microsoft Windows® XP Professional cho loại máy hàn tự động), thời gian phát xung cơng suất xung thay đổi cách đơn giản, biên độ dao động chế độ cọ sát (scrubs mode) cỡ vài chục micromet xung quanh vị trí cần hàn Trong kỹ thuật hàn dùng siêu âm, hình dạng mối hàn quy định cấu hình đầu hàn – phép hàn trịn (ball bonding – mối hàn có dạng cầu) phép hàn dẹt (wedge bonding – mốt hàn có dạng dẹt) Dưới tác dụng xung siêu âm lực nén, dây hàn bị nén dẹt dính vào điểm hàn 43 Mối hàn dẹt Mối hàn tròn Trong kỹ thuật hàn tròn, trước tiên người ta phải tạo đầu dây hàn thành dạng hình cầu cách đưa qua bên đầu dây quệt, độ chênh lệch cao điện quệt với đầu dây tạo tia lửa điện đầu mối hàn cố định, dây hàn làm nóng chảy tạo hình dạng cầu Sau kim hàn mang đến bề mặt hàn gia nhiệt tạo mối hàn thứ Mối hàn thứ hai hoàn thành giống kỹ thuật hàn dẹt Kỹ thuật hàn trịn có ưu điểm cho phép hàn IC có kiến trúc phức tạp, nhiều lớp sau mối hàn thứ nhất, người kỹ sư quay sợi dâyhàn theo hướng muốn mà không sợ làm đứt dây hàn, đồng thời phương pháp đidây kỹ thuật hàn tròn theo chiều thẳng đứng (90°) tránh tượng đứt dâykhi hàn Ngồi hai kỹ thuật cịn có nhiều kỹ thuật khác Flip-Chip (hàn lật), TAB (Tape-automated bonding - thuật ngữ mà kỹ sư Việt Nam hay dùng là: chíp dán) Kiểm tra mối hàn (Pull Test) Để đảm bảo chất lượng mối hàn người kỹ sư phải kiểm tra xem tiếp xúc dâyhàn mối hàn có tốt hay khơng Phương pháp kiểm tra mối hàn thông dụng phương pháp kéo (Pull Test) Một móc đưa vào sợi dây hàn hai mối hàn,môtơ – điều khiển vi xử lý – kéo móc câu lên với lực tác dụng thay đổi Dữ liệu lối máy tính cho người kỹ sư biết mối hàn có tốthay khơng Hai chế độ kiểm tra sử dụng chế độ phá huỷ (cịn gọi destruct) khơng phá huỷ (còn gọi non-destruct) mẫu Ở chế độ kiểm tra không phá huỷ mẫu, dựa vào lực liên kết mối hàn vật liệu biết trước Au Al, người ta đặt lực kéo vào móc câu với giá trị nhỏ lực làm đứt mối liên kết Cơng nghệ đóng vỏ Cơng đoạn đóng vỏ công đoạn cuối cùng, tùy thuộc vào cách tạo chân IC để sử dung cơng nghệ đóng vỏ khác nhau, đóng vỏ mơi trường chân khơng khí áp dụng cho loai IC có chật lượng cao (trong giai đoạn này, sử dụng sản phẩm cơng ty Polaris), kiểm tra độ ổn định chíp số công đoạn thử nghiệm khác trước đưa vào sử dụng 44 CHƯƠNG 4: MẠCH CMOS VÀ THIẾT KẾ LAYOUT 4.1 Thiết kế vật lý công logic 4.1.1 Cổng NOT 4.1.2 Cổng AND 45 A 0 1 B 1 pMOS1 pMOS2 Nmos Nmos2 OUT Pmos1 Pmos2 Nmos Nmos2 OUT 4.1.3 Cổng NAND A 0 1 B 1 4.1.4 Cổng XOR 46 A 0 1 B 1 P1 P2 P3 P4 P5 N1 N2 N3 N4 N5 OUT Bài tập áp dụng a b c d e Thiết kế NOR ngõ vào Thiết kế NAND ngõ vòa Thiết kế cổng OUT = ( A+B).C Thiết kế cổng OUT = A.B + C Thiết kế FF- D 4.2 Layout cổng logic Thiết kế layout định nghĩa trình tạo trình bày lý xác kỹ thuật vẽ mà tuân theo quy luật áp đặt quy trình chế tạo, lưu đồ thiết kế, nhu cầu thực khả thi mơ Một quy trình: Trước hết thiết kế layout quy trình với nhiều bước mà cần phải theo thứ tự logic kết tối ưu Sự xác: Mặc dù thiết kế layout quy trình sáng tạo, không quên ưu cầu layout hồn chỉnh phải xác bởikỹ thuật vẽ, kết qủa cuối phải tương đương layout schematic Trình bày vật lý: IC CMOS làm sử dụng quy trình cực kỹ phức tạp, mà kết cuối transistors nhỏ dây nhỏ xây dựng kết nối silicol Thiết kế layout nghệ thuật vẽ transistos dây chúng nhìn giống silicol Như layout coi trình bày vật lý mạch Tuân theo quy luật áp đặt quy trình chế tạo: quy luật bao gồm luật thiết kế layout chiều rộng nhỏ đường kim loại làbao nhiêu, khoảng cách chúng bao nhiêu…, mà cịn nhiều tính tốn sản xuất nguyên tắc đạo tin cậy khác mà cải thiện toàn layout Tuân theo quy luật áp đặt lược đồ thiết kế: quy luật bao gồm nguyên tắc đạo thiết lập phép tất công cụ mà sử dụng lược đồ thiết kế để có khả sử dụng hiệu để hoàn thành layout Tuân theo quy luật áp đặt nhu cầu thực khả thi mô phỏng: Mộtkỹ sư hồn thành thiết kế mạch mà khơngï hiểu biết chi tiết 47 mạch thực layout ưu cầu để làm số giả định Ví dụ nhưmộtkỹ sư thiết kế khơng biết xác vùng khối mà khơng thực mạch layout cần đánh giákỹ dựa tài liệu có Nói tóm lại thiết kế layout chứa đụng nhiều vùng khác nhau; địi hỏi nhiều kỹ năng; có nhiều kết hợp định để làm mà ảnh hưởng đến bổ sung cuối Những thiết kế layout lớn đòi hỏi hiểu biết đắn tất vấn đề 4.2.1 Cổng NOT Metal Gate Silicon Gate 48 4.2.2 Cổng NOR 4.2.3 Cổng NAND Silicon gate Bài tập: Vẽ layout sau: 49 a b Bài tập 4.4 Vẽ layout cổng logic sau: a b c d e f g OR ngõ vào AND ngõ vào NOR ngõ vào NAND ngõ vào OUT = ( A+ B) C OUT = A.B + C FF – D Bài tập 4.5 Tìm cấu trúc cấp Transistor Flip – Flop vẽ layout 50 4.2.1 Những thành phần thiết kế Layout 4.2.1.1 Lớp kết nối Nếu phân tích cơng đoạn làm CMOS, tìm thấy bốn lớp là: Dây dẫn: lớp lớp dẫn điện chuyển tín hiệu mạch IC Vùng khuếch tán, lớp kim loại, lớp polisilicol, lớp giếng thuộc vào lớp Lớp cách ly: lớp lớp cô lập lớp dẫn điện theo chiều ngang chiều thẳng đứng Sự cách ly đòi hỏi hai chiều để ngăn ngừa tượng đoản mạch nút điện riêng biệt Những tiếp xúc hay “via”: lớp dùng để xuyên ngang lớp cách ly nối lớp dẫn với lớp dẫn dưới, gọi lỗ nối kim loại tiếp xúc Đường xuyên qua lớp thụ động để nối lớp dẫn điện ví dụ điển hình lớp Lớp cấy: lớp không định rõ ràng lớp tiếp xúc làm theo yêu cầu thay đổi hữu hiệu đường dẫn điện hữu Ví dụ vùng tác động transistor nMOS pMOS khuếch tán vào Một mặt nạ P+ sử dụng để tạo vùng P+ ghim sâu vào vùng silic nội để tạo vùng silic P+ Ngồi ta kết hợp bốn loại lớp để tạo transistor, điện trở, tụ điện, lớp kết nối Trong trường hợp số lớp vẽ người thiết kế giảm tới số tối thiểu phụ thuộc trình làm mặt nạ Số lớp tối thiểu xem tập hợp lớp vẽ Việc tối thiểu lớp vẽ giảm lỗi người thiết kế nhờ vào quản lý lớp yêu cầu tính toán phần mềm CAD Lớp mặt nạ hay dạng lớp mặt nạ chuyển qua dạng mặt nạ quang học khác với lớp vẽ Trước hết có nhiều mặt nạ lớp vẽ Trong trường hợp lớp mặt nạ bổ sung chế thêm cho lớp vẽ trước Thêm vào q trình sản xuất theo nhu cầu cần phải thay đổi vẽ nên mặt nạ phải thay đổi theo Việc thay đổi kích thước làm tự động trình làm mặt nạ Chú ý lớp cách ly không vẽ luôn phải thực làm mặt nạ Từ điểm lớp cần thực coi phải xuất từ vẽ Việc sâu vào lớp vẽ làm nhờ phần mềm CAD, thao tác lớp làm với máy tính dựa vào phần mềm phức tạp khác Mỗi hình dạng đưa vào xem đa giác đường dẫn Có trường hợp mà đa giác có kết tốt đường dẫn ngược lại, vấn đề trình bày mục 4.2.1.2 Đa giác: 51 Như tên đặt, đa giác hình N góc, xét phương diện hình học có N+1 đỉnh theo định dạng máy tính Sử dụng điển hình cho đa giác chổ mà người thiết kế phải bao trùm vùng thiết không hình chữ nhật, ví dụ tế bào định ranh giới transistor, giếng N, tiếp xúc, vùng khuếch tán, cổng dùng transistor đa giác đủ linh hoạt để định vùng chứa kiểu góc khác 90 độ 45 độ số trường hợp sử dụng dạng linh hoạt khác Hình 4.1 Ví dụ đa hình đa giác 4.2.1.3 Đường dẫn Như đưa tên đường dẫn hình dạng nghĩa điểm bắt đầuvà điểm kết thúc, cạnh trung gian trị số định chiều rộng Đường dẫn sử dụng chủ yếu cho việc nối linh kiện chuyền tín hiệu từ “ điểm tới điểm ” đường dẫn có chiều dài cố định Một đường dẫn dể thao tác sử dụng tài nguyên máy tính đa giác Các đường dẫn theo góc 90 độ 45 độ theo kiểu góc khác Những đường dẫn thiết kế nhờ đặt tâm, bên trái bên phải cách hợp lý Tính chất có nghĩa hình dạng đường dẫn trung tâm, bên trái, phải đỉnh Một thuộc tính bổ sung đường dẫn cách mà đường dẫn chấm dứt Chiều dài tương đối đường dẫn tính từ điểm bắt đầu đến điểm kết thúc cố định, mởrộng bên ngồi điểm kết thúc số lượng định, có lẽ làmthành trơn 52 Hình 4.2 Một số ví dụ đường dẫn Như thấy đường dẫn có nhiều khả kết thúc khác đỉnh khác cho kiểu layout khác nhu cầu thiết kế khác Một sử dụng hữu hiệu đường dẫn tạo layout dùng nhiều đường dẫn Một dịnh dạng đường dẫn biến nhanh chóng đường dẫn để thành đa giác Phiên thứ layout sử dụng đường dẫn phương thức nhanh hữu hiệu Sau biến đổi thành đa giác muốn Công việc đảo lại bị hạn chế Một đường dẫn dể dàng biến từ đa giác Tùy theo loại layout tùy theo thói quen nhà thiết kế, vẽ nhiều đường dẫn có layout tốt Sự bất lợi đường dẫn công cụ CAD không hổ trợ kết hợp thành đa giác có yêu cầu 4.2.1.4 Chất dẫn tiếp xúc Trên quan điểm thiết kế layout, chất dẫn tiếp xúc dể hiểu Chúng ta xem xét hình thành tiếp xúc từ quan điểm người thiết kế layout, hiểu cách sử dụng chúng giới hạn chúng Những cơng nghệ khác có định nghĩa sản xuất khác rõ rệt Một q trình ASIC điển hình có kiểu polisilicol cho cổng đến lớp kim loại cho kết nối Một trình ASIC tiên tiến lên tới lớp kim loại cho kết nối sử dụng kim loại mức thấp gọi kim loại cho kết nối nguồn/máng Những nhớ DRAM, trình tiêu biểu ngày có tới lớp polisilicol đến kim loại cho nối bên Trong bất kỹ trường hợp định nghĩa lớp chất dẫn cho q trình phức tạp Có khác tinh tế công nghiệp tiếp xúc “via” Một tiếp xúc tiêu biểu ám tới lỗ kim loại mức thấp mà tiếp xúc từ mức thấp kim loại tới polisoilicol lớp khuếch tán Những lỗ cho phép lớp 53 cao kim loại kết nối với ( kim loại với lim loại kim loai với kim loại 3) gọi “via” lỗ xuyên qua Một minh họa tiếp xúc “via”, xem hình sau Hình 4.3 Minh họa tiếp xúc “via” Như bạn thấy từ mặt cắt ngang trình bày hình có nhiều chất khơng dẫn điện nằm lớp chất dẫn I chất không dẫn điện vùng khuếch tán polisilicol I chất không dẫn điện giũa vùng khuếch tán kim loại Một lỗ chất không dẫn điện tạo tiếp xúc kim loại lớp hoạt động thấp nguồn/máng I chất cách điện kim loại kim loại lỗ miêu tả via Trong nhiều trường hợp có khoảng cách lỗ tiếp xúc “via”, nhiều trình đại “via” đặt bên tiếp xúc Trong số trình phức tạp nơi mà kích thước chíp quan trọng, q trình cho phép tất “via” thành hàng Chúng gọi trình chồng chập via Mỗi kim loại có nhiều đặc trưng khác dạng điện trở R, tụ điện C 54