Transistor hiệu ứng trường

Transistor hiệu ứng trường

BÀI GIẢNG SỐ 4tiết

Transistor hiệu ứng trường MỤC TIÊU:

• Nắm được cấu tạo nguyên lý của Transistor hiệu ứng trường

• Ứng dụng của transistor vào thực tế

ĐỒ DÙNG VÀ PHƯƠNG TIỆN GIẢNG DẠY:

-Giáo trình điện tử cơ bản( Trường ĐH Công Nghiệp TP.HCM)

-Tài liệu tham khảo: Điện tử cơ bản của Nguyễn Phi Yến

NỘI DUNG BÀI GIẢNG:

Số học sinh vắng:

Họ tên học sinh vắng:

II) Mở đầu

Khác với BJT- cấu tạo bởi hai lớp tiếp giáp p-n, dùng cả hai loại hạt dẫn đa số và thiểu số, FET làm việc theo nguyên lí điều khiển độ dẫn điện của phiến bán dẫn bởi điện trường ngoài

và chỉ dùng một loại hạt dẫn đa số FET có các tính năng ưu việt hơn: điện trở vào lớn, hệ số khuếch đại cao, ít tiêu thụ năng lượng, thích hợp cho công nghệ vi điện tử

Có hai loại transistor trường:

- J-FET (junction field effect transistor) dùng

tiếp giáp n-p

- IG-FET (isolated gate field effect transistor)

có cực cửa cách li, còn có cách gọi theo công nghệ

chế tạo là MOS-FET (metal – oxide – semiconductor

FET)

III) Transistor trường dùng tiếp giáp n-p

(J-FET)

1 Cấu tạo

J-FET kênh n (H 5.1) gồm một thỏi bán dẫn Si

loại n hình trụ, có điện trở suất khá lớn (mật độ tạp

donor thấp), gắn hai sợi kim loại ở đáy trên và đáy

dưới Người ta gọi đáy trên là cực máng D (drain)

H 5.1 Mạch khuếch đại dùng J-FET kênh n

và đáy dưới là cực nguồn S (source) Bao quanh thỏi bán dẫn loại n là một lớp bán dẫn loại p gắn với một sợi kim loại dùng làm cực cửa G (gate) Tiếp giáp n-p này tạo thành một vùng nghèo có điện trở suất khá lớn, phần thể tích còn lại của thỏi Si không bị vùng nghèo choán chỗ

J-FET kênh p dùng thỏi Si hình trụ loại p và lớp bao quanh là loại n

(H 5.1) là mạch khuếch đại dùng J-FET kênh n Nguồn ED, qua điện trở thiên áp RD đặt điện áp VDS giữa cực máng

và cực nguồn, tạo dòng điện máng ID chạy qua kênh dẫn Nguồn EG đặt điện áp VGS giữa cực cửa

và cực nguồn, làm cho tiếp giáp n-p (hình thành

giữa cửa và kênh dẫn) phân cực ngược, bề dày vùng nghèo tăng lên và tiết diện của kênh dẫn bị thu hẹp Nếu giữ ED không đổi, khi tăng EG vùng nghèo mở rộng, điện trở kênh dẫn tăng do bị thu hẹp và dòng máng ID giảm Trong khi dòng IG giữa cực G và cực S chỉ là dòng ngược của tiếp giáp n-p và rất nhỏ (≈ 0)

Nếu ngoài EG đặt giữa G và S một tín hiệu xoay chiều eS, thì điện trở kênh dẫn biến đổi và dòng máng cũng biến đổi theo qui luật của eS Dòng ID tạo một điện áp trên điện trở RD có cùng dạng với eS nhưng với biên độ lớn hơn, ta nói J-FET đã khuếch đại tín hiệu

H 5.2 Mạch khuếch đại dùng J-FET kênh p

Tương tự, H 5.2 là mạch khuếch đại dùng J-FET kênh p Chú ý rằng các cực của nguồn EG và

ED được đặt ngược lại Dòng máng tạo thành bởi các lỗ trống hạt dẫn đa số của bán dẫn loại p

3 Đặc tuyến ra (H 5.3)

ID = f(VDS)│VGS = const (5-1)

- Xét trường hợp VGS = 0 (ngắn mạch G-S), có thể chia đặc tuyến thành 3 đoạn Đoạn bên trái gần tuyến tính (OA) với độ dốc khá lớn Khi VDS còn nhỏ, phân bố điện thế do VDS gây ra trên điện trở kênh dẫn chưa ảnh hưởng đáng kể đến bề dày vùng nghèo và tiết diện kênh, do đó kênh dẫn có điện trở gần như không đổi Nhưng khi tăng dần VDS, vùng nghèo càng mở rộng làm hẹp thiết diện kênh dẫn, điện trở kênh tăng và dòng ID tăng chậm lại

- Khi VDS = VP (điểm A – H

5.3) vùng nghèo mở rộng tới mức

choán hết thiết diện kênh tại vùng

gần cực máng – kênh dẫn bị thắt

lại ở phía cực máng (H 5.4) VP

được gọi là điện áp thắt, A gọi là

điểm bắt đầu thắt kênh hay điểm

bắt đầu bão hoà Vùng đặc tuyến ở

bên trái OA gọi là vùng điện trở

(kênh dẫn thể hiện như một điện

trở)

- Khi VDS > VP (đoạn AB), đặc tuyến gần như ngang; vùng nghèo tiếp tục mở rộng, miền kênh bị thắt lan dần về phía cực nguồn, điện trở kênh dẫn càng tăng và dù VDS tăng nhưng dòng

ID tăng không đáng kể Vùng đặc tuyến này gọi là vùng thắt kênh (hay vùng bão hoà) Điểm làm việc của J-FET dùng để khuếch đại nằm trong vùng này Khi VDS quá lớn tiếp giáp p-n bị đánh thủng Vùng đặc tuyến tương ứng gọi là vùng đánh thủng

- Khi VGS ≠ 0, dạng đặc tuyến tương tự Tuy nhiên do có thêm VGS, tiếp giáp p-n phân cực ngược nhiều hơn, điện trở kênh dẫn tăng và dòng ID nhỏ hơn VGS càng âm, ID càng giảm, đặc tuyến càng dịch về phía gần trục hoành, còn điểm bắt đầu thắt kênh và điểm bắt đầu đánh thủng thì càng dich về phía trái

4 Đặc tuyến truyền đạt

ID = f(VGS)│VDS = const (5-2)

H 5.3 Đặc tuyến V-A của J-FET kênh n

H 5.4 Quá trình thắt kênh khi tăng dần VDS

VGS càng âm, vùng nghèo càng mở rộng, điện trở kênh dẫn càng tăng do đó dòng máng càng giảm Khi VGS đạt tới giá trị điện áp thắt thì dòng máng giảm tới = 0

5 Các tham số đặc trưng

6 Điện trở vi phân lối ra (điện trở kênh dẫn)

V const

D

DS

I

V

∂

∂

cũng là nghịch đảo độ dốc đặc tuyến ra Trong vùng bão hoà rD khá lớn (cỡ 500kΩ)

7 Hỗ dẫn (độ dốc đặc tuyến truyền đạt)

V const

GS

D

V

I

∂

∂

gm phản ánh mức độ ảnh hưởng của điện áp điều khiển VGS tới dòng máng gm = 7 ÷ 10mA/V

8 Điện trở vi phân lối vào (điện trở vào)

V const

G

GS

I

V

∂

∂

Lối vào J-FET là tiếp giáp p-n phân cực ngược, dòng IG rất nhỏ (cỡ 0,1μA ở 25oC) do vậy ri rất lớn (10 ÷ 100MΩ ở 25oC)

9 Hệ số khuếch đại tĩnh

I const

GS

DS

D

V

V

=

∂

∂

=

µ (5-6)

Hệ số này so sánh mức độ ảnh hưởng của các điện áp VDS và VGS đối với dòng máng ID

10.Điện dung liên cực CGS, CDS, CGD

là điện dung kí sinh giữa các điện cực, có giá trị cỡ (3 ÷ 10)pF Ở tần số thấp, có thể bỏ qua ảnh hưởng của các điện dung này

11.Sơ đồ tương đương

H 5.5 là sơ đồ tương đương của J-FET đối với tín hiệu xoay chiều biên độ nhỏ, tần số

thấp Giữa hai cực vào G, S là điện trở vào ri Giữa hai cực ra có điện trở kênh dẫn rd và nguồn dòng gm vGS

(phản ánh khả năng điều khiển dòng điện máng của điện áp vào vGS) Dòng qua tải mắc giữa hai cực ra D, S là:

D

DS GS m

v v g

i = + (5-7)

H 5.5 Sơ đồ tương đương của J-FET a) dùng nguồn dòng; b) dùng nguồn thế

H 5.6 Cấu tạo và kí hiệu của MOS-FET kênh có sẵn a) loại n; b) loại p

Do đó, khi làm việc với tín hiệu xoay chiều tần số thấp, có thể thay J-FET bằng sơ đồ tương đương

IV) Transistor trường có cực cửa cách li (IG-FET hay MOS-FET)

1 Cấu tạo và nguyên lí làm việc của MOS-FET kênh có sẵn loại n (H 5.6).

Từ phiến bán dẫn Si loại p, tạo trên bề mặt của nó một lớp bán dẫn loại n làm kênh dẫn Ở hai đầu kênh dẫn người ta khuếch tán hai vùng n+ dùng làm cực nguồn (S) và cực máng (D), phủ một màng SiO2 bảo vệ trên bề mặt phiến Si Phía trên màng này gắn một băng kim loại dùng làm cực cửa (G) Đáy của phiến Si gắn sợi dây kim loại dùng làm cực đế SUB (substrate) Nếu phiến bán dẫn là loại n, ta có MOS-FET loại p

Xét nguyên lí làm việc của MOS-FET kênh n trong mạch H 5.7

Dưới tác dụng của điện áp VDS (do nguồn ED), qua kênh dẫn và cực máng có dòng ID tạo bởi hat dẫn đa số (điện tử) Nếu có thêm VGS (do nguồn EG), các điện tích âm tụ trên cực G, các điện tích dương tích tụ ở cực đối diện (kênh dẫn) - lớp SiO2 như

điện môi của tụ điện Các điện tích dương này tái hợp với

điện tử làm giảm mật độ hạt dẫn vốn có khiến điện trở kênh

tăng và dòng máng giảm VGS càng âm, dòng ID càng giảm

Chế độ làm việc này làm nghèo hạt dẫn vì thế được gọi là

chế độ nghèo (depletion)

Nếu đổi cực tính nguồn EG (VGS thành dương), thì ngược

lại: càng tăng VGS, mật độ hạt dẫn trong kênh tăng, điện trở

kênh giảm và dòng ID càng tăng Chế độ này được gọi là

chế độ giàu (enhancement)

Như vậy, ngay khi VGS = 0, MOS-FET kênh có sẵn đã

có dòng máng ban đầu ID ≠ 0 Tuỳ cực tính của VGS mà MOS-FET làm việc ở chế độ giàu hay nghèo (VS điều khiển dòng ID tăng hay giảm) Dòng ID biến đổi theo tín hiệu xoay chiều es ở lối vào và trên tải ở lối ra sẽ nhận được tín hiệu đã khuếch đại

2 Đặc tuyến

(H 5.8) là đặc tuyến truyền đạt và đặc tuyến ra của MOS-FET kênh có sẵn loại n Mỗi đặc tuyến cũng có ba đoạn tương ứng: đoạn ID tăng gần tuyến tính theo VDS, đoạn ID bão hoà (trạng thái thắt kênh) và đoạn đánh thủng

V)Nhận xét chung về J-FET và MOS-FET

1 Nguyên lí làm việc của transistor trường

H 5.7 Tầng khuếch đại dùng MOS-FET kênh n

dựa trên sự điều khiển điện trở kênh dẫn bởi điện trường (do điện áp trên lối vào, còn

dòng điện vào luôn xấp xỉ bằng 0) để

khống chế dòng điện ra Như vậy,

transistor trường thuộc loại linh kiện điều

khiển bằng điện áp (gần giống với đèn

điện tử); còn BJT thuộc loại điều khiển

bằng dòng điện (dòng vào biến đổi nhiều

theo tín hiệu, trong khi điện áp vào thay đổi rất ít)

2 Dòng điện máng ID tạo nên bởi chỉ một

loại hạt dẫn (hạt đa số của kênh dẫn)-

transistor trường thuộc loại đơn cực tính

(unipolar) Do không có vai trò của hạt dẫn thiểu số nên cũng không có quá trình sản sinh và tái hợp của hai loại hạt dẫn- các

tham số của FET ít chịu ảnh hưởng của

nhiệt độ và tạp âm nội bộ cũng thấp hơn so với BJT

3 Điện trở lối vào của FET rất lớn, dòng

điện vào gần bằng 0 nên mạch vào hầu như không tiêu thụ năng lượng Điều này rất thích hợp cho việc khuếch đại các nguồn tín hiệu yếu hoặc có trở nội lớn

4 Cực nguồn và cực máng có thể đổi lẫn cho nhau mà tham số của FET không thay đổi đáng kể

5 Nhờ công nghệ MOS kích thước các điện cực S,G,D được giảm thiểu, thể tích của transistor thu nhỏ đáng kể do đó FET rất được thông dụng trong công nghệ vi điện tử có mật độ tích hợp cao

Cũng như BJT, FET được mắc theo ba sơ đồ cơ bản: mạch nguồn chung (S.C), máng chung (D.C) và cửa chung (G.C) Mạch máng chung tương tự mạch collector chung của BJT: điện trở vào rất lớn, trở ra rất nhỏ, điện áp ra đồng pha và xấp xỉ giá trị điện áp vào Còn mạch cửa chung ít dùng

VI) TỔNG KẾT VÀ RÚT KINH NGHIỆM: (chuẩn bị, thời gian, nội dung, phương

pháp)

H 5.8 Đặc tuyến truyền đạt

và đặc tuyến V-A của MOS-FET kênh có sẵn loại n

Ngày …… tháng …… năm …… Ngày …… tháng …… năm …….

Nguyễn Đức Toàn