Báo cáo tiểu luận môn học thiết kế vi mạch vlsi bài 1 mô phỏng đặc tuyến i v của nmos và pmos

  TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH KHOA ĐIỆN ĐIỆN TỬ  BỘ MƠN KỸ THUẬT MÁY TÍNH - VIỄN THƠNG BÁO CÁO TIỂU LUẬN MƠN HỌC: THIẾT KẾ VI MẠCH VLSI NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH Sinh viên: LÊ ANH KIỆT MSSV: 20119241  NGUYỄN HỮU HIỆP MSSV: 20119227 TP HỒ CHÍ MINH – 12/2022   TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH KHOA ĐIỆN ĐIỆN TỬ  BỘ MƠN KỸ THUẬT MÁY TÍNH - VIỄN THƠNG BÁO CÁO TIỂU LUẬN MÔN HỌC: THIẾT KẾ VI MẠCH VLSI NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH Sinh viên: LÊ ANH KIỆT MSSV: 20119241  NGUYỄN HỮU HIỆP MSSV: 20119227 GVHD: PGS.TS Trương Ngọc Sơn TP HỒ CHÍ MINH – 12/2022   BẢNG PHÂN CÔNG STT Nội dung thực Người thực Làm báo cáo Nguyễn Hữu Hiệp,Lê Anh Kiệt Làm tập Nguyễn Hữu Hiệp Làm tập Nguyễn Hữu Hiệp Làm tập Lê Anh Kiệt Làm tập 4.1,4.2,4.3 Nguyễn Hữu Hiệp,Lê Anh Kiệt PHIẾU ĐIỂM Bài Nguyễn Hữu Hiệp Lê Anh Kiệt 4.1 4.2 4.3   Mục Lục BÀI MÔ PHỎNG ĐẶC TUYẾN I-V CỦA nMOS VÀ pMOS 1.1 MỤC TIÊU 1.2 ĐẶC TUYẾN I_V CỦA pMOS 1.2.1 1.2.2 Sơ đồ nguyên lý pMOS  Kết mô phỏng  1.3 ĐẶC TUYẾN I_V CỦA nMOS 1.3.1 Sơ đồ nguyên lý nMOS  1.3.2 Kết mô phỏng  1.4 KẾT LUẬN 10 BÀI MÔ PHỎNG ĐẶC TUYẾN DC CỦA MỘT BỘ INVERTER 11 2.1 MỤC TIÊU 11 2.2 MÔ PHỎNG ĐẶC TUYẾN DC CỦA INVERTER  11 2.2.1 Sơ đồ nguyên lý inverter  11 2.2.2 Kết mô phỏng  12 2.3 MÔ PHỎNG VỚI NHIỀU GIÁ TRỊ KHÁC NHAU CỦA TỶ SỐ 13 2.3.1 Sơ đồ nguyên lý inverter  13 2.3.2 Kết mô phỏng  15 2.4 KẾT LUẬN 15 BÀI THIẾT KẾ VÀ MÔ PHỎNG CÁC CỔNG LOGIC 16 3.1 MỤC TIÊU 16 3.2 CỔNG AND NGÕ VÀO 16 3.2.1 Cấu tạo cổng AND 16 3.2.2 Sơ đồ nguyên lý cổng AND 17 3.2.3 Kết mô phỏng  18 3.2.4 Tính cơng suất  19 3.3 CỔNG OR NGÕ VÀO 21 3.3.1 Cấu tạo cổng OR 21   3.3.2 Sơ đồ nguyên lý cổng OR 21 3.3.3 3.3.4 Kết mô phỏng  24 Tính cơng suất  25 3.4 Cấu tạo cổng NAND 26 3.4.1 Sơ đồ nguyên lý cổng NAND 26 3.4.2 3.4.3 Kết mô phỏng  28 Tính cơng suất  29 3.5 Cấu tạo cổng XOR  30 3.5.1 Sơ đồ nguyên lý cổng XOR 31 3.5.2 3.5.3 Kết mô phỏng  33 Tính cơng suất  33 BÀI THIẾT KẾ, MÔ PHỎNG, TÍNH CƠNG SUẤT TIÊU THỤ CỦA CÁC MẠCH SỐ SAU 36 4.1 MỤC TIÊU 36 4.2 MẠCH CỘNG BIT 36 4.3.1 Sơ đồ nguyên lý  .36 4.3.2 Kết mô phỏng  37 4.3 MẠCH TRỪ BIT 39 4.3.1 Sơ đồ nguyên lý 39 4.3.2 Kết mô phỏng  41   BÀI MÔ PHỎNG ĐẶC TUYẾN I-V CỦA nMOS VÀ pMOS 1.1 MỤC TIÊU Sau học lí thuyết hiểu phần phần đặc tuyến Cmos, từ phát triển mô phần mềm Centos để làm rõ phần lí thuyết đồng thời nhận định rõ cấu tạo Cmos Việc mô đặc tuyến I-V giúp ta biết cấu tạo Cmos ,cũng cách thức hoạt động pMos nMos 1.2 ĐẶC TUYẾN I_V CỦA pMOS 1.2.1 Sơ đồ nguyên lý pMOS  Sau khởi động phần mềm Centos lấy linh kiện từ thư viện 113g_msrf + analogLib có sơ đồ ngun lí Pmos hình Hình 1: Sơ đồ nguyên lý pMOS Sau có sơ đồ ngun lí ta tiến hành cài đặt thơng số cho pMOS để tiến hành mô đặc tuyến I-V pMOS ta sau:   Hình 2: Thơng số cài đặt cho mơ Hình 3: Thông số cài đặt cho mô Đường dẫn thư viện: /home/sn/work/SS13_cadence_PDK_090803.tar/SS13_cadence_PDK/PD K/model/Spectre/L13G_Spectre_V3.2.2.0/L13G33_bsim34.lib_r3.2b_scs (nn)   1.2.2 Kết mô phỏng  Hình 4: Kết mơ pMOS Sau mô đặc tuyến I-V Pmos ta kết từ ta thấy được: + Đường màu vàng điện áp Vgs = -1V +Đường màu đỏ điện áp Vgs = -0.8V +Đường màu xanh điện áp Vgs = -0.6V +Bên cạnh ta thấy điện áp ngưỡng -0.8V 1.3 ĐẶC TUYẾN I_V CỦA nMOS 1.3.1 Sơ đồ nguyên lý nMOS  Sau mô đặc tuyến I-V pMOS ta tiếp tục tiến hành mô  phỏng đặc tuyến I-V nMos thực bước mô tương tự ta mạch mơ nMOS hình:   Hình 5: Sơ đồ nguyên lý nMOS Sau có sơ đồ ngun lí nMOS tiếp tục tiến hành cài đặt thông số cho nMOS hình: Hình 6: Thơng số cài đặt cho mô   Đường dẫn thư viện: /home/sn/work/SS13_cadence_PDK_090803.tar/SS13_cadence_PDK/PD K/model/Spectre/L13G_Spectre_V3.2.2.0/L13G33_bsim34.lib_r3.2b_scs (nn) 1.3.2 Kết mơ phỏng  Hình 7: Kết mơ nMOS Phân tích kết quả: Sau tiến hành mô đặc tuyến I-V nMOS từ ta thấy được: Đường màu vàng điện áp Vgs = 0.6V Đường màu đỏ điện áp Vgs = 0.8V Đường màu xanh điện Vgs = 1V Bên cạnh ta thấy điện áp ngưỡng 0.251V 1.4 KẾT LUẬN Ta thấy sau thực mô đặc tuyến I-V nMOS pMOS ta thấy : + Pmos giống Nmos khác chiều điện áp 10   Hình 30: Thơng số cài đặt cho mơ Đường dẫn thư viện: /home/sn/work/SS13_cadence_PDK_090803.tar/SS13_cadence_PDK/PD K/model/Spectre/L13G_Spectre_V3.2.2.0/L13G33_bsim34.lib_r3.2b_scs (nn) 3.4.2 Kết mô phỏng  29   Hình 31: Kết mơ cổng NAND ngõ vào Kết quả: Đường màu tím ngõ vào A Đường màu xanh dương ngõ vào B Đường màu hồng ngõ Y Đường màu xanh chuối VDD Đường màu Đỏ dòng qua V0 cực âm  Ngõ cổng XOR Q = nên: Thời gian từ 0s đến 26us A =1, B=1 nên Y=0 Thời gian từ 26us đến 51us A = 0, B=1 nên Y=1 Thời gian từ 51us đến 76us A =1, B=0 nên Y=1 Thời gian từ 76us đến 100us A = 0, B=0 nên Y=1 3.4.3 Tính cơng suất  Hình 32: Kết mô Công suất tức thời đường màu cam = xanh chuối * đỏ 30   Hình 33: Kết mơ Cơng suất trung bình = 404.1n 3.5 Cấu tạo cổng XOR  Cổng XOR có ngõ đưa tiến hiệu vào ngõ Ngõ vào cho giá trị tạo thành trường hợp cho giá trị input Ngõ cho giá trị logic hai giá trị đầu vào khác nhau, nghĩa cho logic1 ngõ vào 1(không đồng thời )   Q =A  B 31   Hình 34: Bảng chân lý cổng XOR  3.5.1 Sơ đồ nguyên lý cổng XOR Hình 35: Sơ đồ nguyên lý cổng XOR  32   Hình 36: Đóng gói cổng XOR  Hình 37: Thơng số cài đặt cho mô Đường dẫn thư viện: /home/sn/work/SS13_cadence_PDK_090803.tar/SS13_cadence_PDK/PD K/model/Spectre/L13G_Spectre_V3.2.2.0/L13G33_bsim34.lib_r3.2b_scs (nn) 33   3.5.2 Kết mơ phỏng  Hình 38: Kết mơ cổng XOR ngõ vào Phân tích kết quả: Đường màu tím ngõ vào A Đường màu xanh dương ngõ vào B Đường màu hồng ngõ Y Đường màu xanh chuối VDD Đường màu Đỏ dòng qua V0 cực âm  Ngõ cổng XOR Q = A  B nên: Thời gian từ 0s đến 26us A =1, B=1 nên Y= Thời gian từ 26us đến 51us A = 0, B=1 nên Y=1 Thời gian từ 51us đến 76us A =1, B=0 nên Y=1 Thời gian từ 76us đến 100us A = 0, B=0 nên Y=0 34   3.5.3 Tính cơng suất  Hình 39: Kết mô Công suất tức thời đường màu cam = xanh chuối * đỏ Hình 40: Kết mơ 35   Cơng suất trung bình = 817.4n 3.5 KẾT LUẬN Qua việc thiết kế mô cổng AND, OR, XOR ngõ vào ta thấy cổng logic thiết kế theo nhiều cách khác giá trị Để sử dụng cổng logic ta cần phải hiểu rõ hoạt động cổng để thiết kế mạch lớn tương lai 36   BÀI THIẾT KẾ, MƠ PHỎNG, TÍNH CÔNG SUẤT TIÊU THỤ CỦA CÁC MẠCH SỐ SAU 4.1 MỤC TIÊU Có sử dụng Cadence để mơ thiết kế, tính cơng suất mạch cộng, trừ bit mạch nhân bit 4.2 MẠCH CỘNG BIT 4.3.1 Sơ đồ nguyên lý  Hình 41: Sơ đồ nguyên lý mạch cộng bit toàn phần 37   Hình 42: Sơ đồ nguyên lý mạch cộng bit tồn phần Hình 43: Sơ đồ ngun lý 4.3.2 Kết mơ phỏng  38   Hình 44: Kết mơ Hình 45: Kết mơ 39   Hình 46: Kết mơ  Nhận xét: Khi từ 0us đến 10us thì: Cin=1 A=11111111 B=11111111-Cout=1 Y=11111111 Khi từ 10us đến 20us thì: Cin=1 A=01111111 B=00000000-Cout=0 Y=11111111 Khi từ 20us đến 30us thì: Cin=0 A=10000000 B=11111111-Cout=1 Y=00000000 Khi từ 30us đến 40us thì: Cin=0 A=00000000 B=11111111-Cout=0 Y=00000000 40   4.3 MẠCH TRỪ BIT 4.3.1 Sơ đồ nguyên lý Hình 41: Sơ đồ nguyên lý mạch cộng NOT bit Hình 42: Sơ đồ nguyên lý mạch cộng bit tồn phần 41   Hình 43: Sơ đồ ngun lý 4.3.2 Kết mơ phỏng  Hình 44: Kết mơ đầu 42   Hình 45: Kết mơ đầu vào bit A Hình 46: Kết mô đầu vào bit B 43