HƯỚNG dẫn THỰC HÀNH, THÍ NGHIỆM (bản thảo) THIẾT kế VI MẠCH với LTSPICE, ELECTRIC

HƯỚNG DẪN THỰC HÀNH, THÍ NGHIỆM (bản thảo) THIẾT KẾ VI MẠCH VỚI LTSPICE, ELECTRIC Phục vụ môn học: Thiết kế vi mạch - Thực hiện, thử nghiệm ví dụ, tập giáo trình Thực hành, thí nghiệm thực hành, thí nghiệm hoangtrang@hcmut.edu.vn Các góp ý, vui lòng gửi email Trân trọng cảm ơn góp ý bạn đọc LỜI MỞ ĐẦU Vi mạch tích hợp (IC) mạch điện siêu nhỏ tích hợp kết nối nhiều loại linh kiện điện tử khác bên Những mạch tích hợp dần trở thành phần thiếu loại máy móc, thiết bị di động hay thiết bị điện tử toàn giới Cùng với phát triển không ngừng khoa học cơng nghệ, vi mạch tích hợp nghiên cứu phát triển nhanh chóng mặt quy mơ, tính hiệu (ví dụ như: hiệu suất hoạt động giá thành bán thị trường thấp) nhằm phục vụ sống người tốt Chính đó, thiết kế sản xuất vi mạch xử lý tín hiệu tương tự đã, ngành công nghiệp hấp dẫn tiềm kinh tế to lớn mà mang lại Tài liệu này, với thí nghiệm nhỏ, giúp mơ phần quy trình thực tạo vi mạch tích hợp bao gồm lĩnh vực thiết kế vi mạch xử lý tín hiệu số tín hiệu tương tự, hướng dẫn cho người đọc cách chuẩn bị kỹ năng, kiến thức cần thiết để tiếp cận ngành công nghiệp lớn mạnh Những kiến thức cần thiết trải dài nhiều lĩnh vực, chúng đòi hỏi kĩ lối tư khác để hoàn thành cơng việc Do đó, cá nhân kỹ sư đơn lẻ thường am hiểu tường tận tồn q trình thiết kế sản xuất vi mạch, kéo dài từ ý tưởng thiết kế vi mạch ban đầu thành phẩm vi mạch thực tế chế tạo nhà máy Dù vậy, cá nhân cần phải nắm vững nhìn bao quát, tổng thể quy trình thiết kế chế tạo vi mạch tương tự để chọn cho cơng việc thích hợp chuỗi quy trình này, đồng thời biết cơng việc có ảnh hưởng, có đóng góp vào cơng sức lao động chung toàn tập thể Hy vọng tập tài liệu cho người đọc câu trả lời phù hợp để tiếp tục phát triển nghiệp tương lai Tổng quan, tài liệu hướng dẫn thực hành - thiết kế vi mạch tương tự chia làm chương Chương giới thiệu, trình bày bước thực mô hoạt động mạch phần mềm LTSpice thiết kế layout mạch cơng cụ phần mềm Electric Tiếp theo, chương giới thiệu thực hành yêu cầu người đọc tự thực bước mô vẽ layout mạch xử lý tín hiệu số thông dụng bao gồm: cổng Inverter, cổng AND, cổng OR, cổng XOR, cổng NAND, cổng NOR Tiếp theo sau chương 2, chương giới thiệu cách phân tích chuyển đổi mạch xử lý tín hiệu số có chức thành cổng chương kết nối với trình mô mạch Bên cạnh giới thiệu lĩnh vực thiết kế mạch xử lý tín hiệu số, tài liệu giới thiệu mạch xử lý tín hiệu tương tự chương Chương giới thiệu mạch khuếch đại kinh điển mạch khuếch đại S chung (mạch khuếch đại CS), mạch khuếch đại G chung (mạch khuếch đại CG), mạch khuếch đại D chung (mạch khuếch đại CD) Cuối cùng, chương giới thiệu mạch khuếch đại tầng có tải mạch gương dịng (On-stage amplifier with current mirror load) Trong trình viết tài liệu này, nhận thức tránh khỏi sai sót Rất mong nhận lượng thứ bạn đọc mong nhận góp ý, phản hồi để sách hoàn thiện Mọi chi tiết góp ý, xin vui lịng liên hệ mơn Kỹ thuật Điện Tử, khoa Điện-Điện Tử, trường Đại Học Bách Khoa-Đại Học Quốc Gia TP.Hồ Chí Minh, 268 Lý Thường Kiệt, quận 10, TP.Hồ Chí Minh; email: hoangtrang@hcmut.edu.vn Trân trọng cảm ơn LỜI CẢM ƠN Tác giả ấp ủ việc biên soạn tài liệu hướng dẫn thực hành từ năm 2012 (cách 10 năm), sau nhận nhiệm vụ Chủ nhiệm môn Kỹ thuật Điện tử, khoa ĐiệnĐiện Tử, trường Đại học Bách Khoa, Đại học Quốc Gia TP.Hồ Chí Minh Lúc đó, tiếp xúc nhiều doanh nghiệp liên quan lĩnh vực vi mạch nước, tác giả thấy nhu cầu cấp thiết cần biên soạn tài liệu Tuy vậy, công việc dồn lại, việc ấp ủ cách 10 năm dừng lại việc ấp ủ Nay, với trợ giúp nhiều hệ sinh viên trường ĐH Bách Khoa-ĐHQG TP.HCM mà kể hết được, không nhắc tới bạn Phạm Đăng Lâm, Đỗ Quang Thịnh, Đặng Công Thịnh đặc biệt bạn Nguyễn Minh Hiếu, Tơn Thất Bảo Phúc giúp tơi hồn chỉnh bước đầu tài liệu Xin gửi lời cảm ơn đến bạn đã, đồng hành đường chia sẻ kiến thức MỤC LỤC PHẦN 1: QUY TRÌNH THIẾT KẾ, MƠ PHỎNG MẠCH VỚI LTSPICE VÀ THIẾT KẾ LAYOUT VỚI ELECTRIC 12 I Quy trình thiết kế, mơ mạch với LTSpice .12 I.1 Khởi động làm quen với LTSpice: 12 I.2 Tiến hành thiết kế: 15 I.3 Tiến hành mô 20 I.4 Vẽ sơ đồ inverter: 35 II Quy trình thiết kế, mơ mạch với LTSpice 48 II.1 Cài đặt giao diện phần mềm Electric 48 II.2 Vẽ schematic layout cổng Inverter 55 PHẦN 2: CÁC BÀI THỰC HÀNH, THÍ NGHIỆM 74 BÀI THỰC HÀNH, THÍ NGHIỆM 1: MẠCH SỐ CƠ BẢN .74 I Thực thiết kế Schematic .74 II Thực thiết kế Layout 76 III Thực mô .76 BÀI THỰC HÀNH, THÍ NGHIỆM 2: MẠCH SỐ NÂNG CAO .77 I Thực thiết kế Schematic .77 II Thực thiết kế Layout 79 III Thực mô .79 BÀI THỰC HÀNH, THÍ NGHIỆM 3: MẠCH TƯƠNG TỰ CƠ BẢN .80 I Thực thiết kế Schematic .80 II Thực thiết kế Layout 81 III Thực mô .82 BÀI THỰC HÀNH, THÍ NGHIỆM 4: MẠCH TƯƠNG TỰ NÂNG CAO .83 I Thực thiết kế Schematic .83 II Thực thiết kế Layout 84 III Thực mô .84 DANH MỤC HÌNH ẢNH Hình Cửa sổ làm việc LTSpice 12 Hình Cửa sổ vẽ mạch schamatic 13 Hình Giới thiệu tab công cụ LTSpice 13 Hình Lựa chọn linh kiện để thực vẽ mạch schematic 14 Hình Những phím tắt hay sử dụng LTSpice 14 Hình Lựa chọn linh kiện trình thiết kế mạch schematic .15 Hình Thay đổi tên linh kiện LTSpice 16 Hình Chọn giá trị cho linh kiện điện trở .16 Hình Chọn loại điện trở khác thư viện 17 Hình 10 Cửa sổ lựa chọn, thiết kế thơng số cho PMOS .17 Hình 11 Chọn SPICE Directive’S’ để thêm thư viện linh kiện cho trình thiết kế mạch 18 Hình 12 Text box dùng để gõ lệnh địa thư viện mong muốn thêm vào q trình thiết kế, mơ mạch 18 Hình 13 Nội dung bên file thư viện BSIM4 linh kiện chế tạo dựa vào công nghệ 45 nm 19 Hình 14 Chọn xem dạng sóng điện áp cường độ dịng điện 20 Hình 15 Cửa sổ Edit Simulation Command 20 Hình 16 Sơ đồ mạch mơ bao gồm điện trở mắc nối tiếp 21 Hình 17 Lựa chọn chế độ đo điểm hoạt động DC mạch 21 Hình 18 Thông số thu sau mô mạch chế độ tìm điểm hoạt động DC 22 Hình 19 Thông số hoạt động linh kiện cách click chuột phải vào linh kiện 22 Hình 20 File netlist sau thực mô 22 Hình 21 Chế độ mơ DC transfer 23 Hình 22 Ví dụ DC transfer function LTSpice 23 Hình 23 Đo Noise cho mạch mô LTSpice 24 Hình 24 Mạch testbench để đo Noise function 25 Hình 25 Chọn giá trị để đo Noise cho mạch 25 Hình 26 Chọn giá trị cần quan sát dạng sóng Noise function LTSpice .26 Hình 27 Đồ thị nhiễu vs Noise LTSpice 26 Hình 28 Thiết lập cài đặt AC function LTSpice 27 Hình 29 Sử dụng Add trace tab LTSpice để quan sát dạng sóng dịng công suất lúc 28 Hình 30 Bảng thơng số tín hiệu V(C) màu xanh bên hình 29 28 Hình 31 Quan sát nhiều dạng sóng nhiều window khác add plot pane tab 29 Hình 32 Thiết lập thay đổi nguồn điện áp V2 từ V đến V với điện áp bước nhảy thay đổi 0.2 V 29 Hình 33 Đồ thị với trục hoành giá trị V2 thay đổi từ V đến V .30 Hình 34 Bảng giá trị điện áp V2 sử dụng add traces cho tín hiệu V2 .30 Hình 35 Sự thay đổi Vd Id MOS M5 thay đổi giá trị điện áp nguồn đầu vào V2 31 Hình 36 Giá trị thiết lập cho nguồn V1 để mô transient cho mạch 32 Hình 37 Thiết lập giá trị trục thời gian để nghiên cứu mô transient cho mạch 32 Hình 38 Kết dạng sóng hình sin hiển thị nguồn V(n2) 33 Hình 39 Hiển thị dạng sóng V(n001), V(n002), V(n003) cửa sổ kết dạng sóng .33 Hình 40 Truy xuất kết dạng sóng V(n002) click chuột phải vào dạng sóng hình 39 33 Hình 41 Lựa chọn thơng số nguồn V2 để nghiên cứu mơ transient với dạng sóng xung vng 34 Hình 42 Lựa chọn giá trị nguồn để nghiên cứu, mô transient time 160 ms 34 Hình 43 Kết mơ điện áp đầu cổng OR với transient time = 160 ms 35 Hình 44 Khởi tạo trang thiết kế schematic LTSPice 36 Hình 45 Thư viện cần cho thiết kế 36 Hình 46 Vị trí cơng cụ để chọn biểu tượng thêm thư viện 37 Hình 47 Chọn linh kiện nmos4 cho thiết kế 37 Hình 48 Hình schematic nmos4 vừa lựa chọn thư viện thiết kế 38 Hình 49 Dữ liệu quan trọng mơ hình nmos file thư viện thiết kế 38 Hình 50 Thực lựa chọn, thiết kế thơng số cho nmos 38 Hình 51 Thực lựa chọn W/L = 50 nm/0.1 um cho nmos cần nghiên cứu, mô 39 Hình 52 Chọn linh kiện pmos4 để nghiên cứu, mô 40 Hình 53 Mơ hình pmos cửa sổ schematic sau thực việc lựa chọn thông số cho pmos4 40 Hình 54 Thông số lựa chọn để thiết kế mô cho mơ hình pmos 41 Hình 55 Sắp xếp vị trí nmos pmos để tạo thành cổng inverter (cổng not) 41 Hình 56 Thực nối dây tín hiệu kết nối nmos pmos để tạo cổng inverter 42 Hình 57 Thực việc tạo port tín hiệu IN ngõ vào 42 Hình 58 Tạo port ngõ vào IN cho mạch inverter 43 Hình 59 Tạo port ngõ out nguồn Vdd label LTSpice 43 Hình 60 Hồn thiện thiết kế mạch schematic cho cổng inverter 44 Hình 61 Lựa chọn nguồn điện áp LTSpice 44 Hình 62 Hồn thiện mạch testbench cho cổng inverter 45 Hình 63 Lựa chọn giá trị nguồn Vdd V 45 Hình 64 Lựa chọn giá trị nguồn ngõ vào để quan sát hoạt động mạch inverter 46 Hình 65 Sơ đồ mạch testbench inverter dùng mô DC 46 Hình 66 Khung mơ mạch inverter 47 Hình 67 Đặc tuyến ngõ mạch inverter miền mô DC .47 Hình 68 Đặc tuyến ngõ vào – ngõ mạch inverter 48 Hình 69 File cài đặt công cụ phần mềm Electric 49 Hình 70 Cài đặt java hệ điều hành windows 49 Hình 71 Mở cơng cụ phần mềm Electric để vẽ layout mạch 50 Hình 72 Giao diện giao tiếp với người dùng phần mềm Electric 50 Hình 73 Cơng cụ cài đặt phần mềm Electric 51 Hình 74 Lựa chọn công cụ tile with edit window electric 51 Hình 75 Lựa chọn dung lượng nhớ khả dụng Electric .52 Hình 76 Cài đặt ERC Electric 53 Hình 77 Lựa chọn công nghệ trước thực thiết kế layout Electric .54 Hình 78 Lựa chọn quy trình, thư viện chế tạo trước thực vẽ layout 54 Hình 79 Liên kết với LTSpice Electric để mơ phỏng, so sánh dạng sóng 55 Hình 80 Tạo mạch nguyên lý schematic cho cổng inverter 56 Hình 81 Tạo thư viện đặt tên Inverter1 phần mềm Electric 56 Hình 82 Cell schematic Inv1 bên công cụ phần mềm Electric .57 Hình 83 Sơ đồ mạch schematic Inv1 cơng cụ phần mềm Electric .57 Hình 84 Mơ hình spice model giao diện cơng cụ Electric .58 Hình 85 Đưa tín hiệu ngõ vào ngõ cho khối inverter 58 Hình 86 Khối Inverter sau hồn chỉnh tín hiệu ngõ vào, nguồn Vdd GND 59 Hình 87 Thay đổi đường dẫn truy cập vào thư viện C5 để thực thiết kế công cụ phần mềm Electric 60 Hình 88 Tạo file mơ dạng sóng LTSpice liên kết qua Electric .61 Hình 89 Kết mô miền transient biểu thị tín hiệu ngõ vào ngõ mạch Inverter 61 Hình 90 Tạo ký hiệu symbol cho mạch Inverter vừa tạo schematic 62 Hình 91 Tạo ký hiệu symbol cho mạch Inverter vừa tạo schematic 62 Hình 92 Tạo ký hiệu symbol cho mạch Inverter vừa tạo schematic 62 Hình 93 Tạo cell schematic cho mạch Inverter .63 Hình 94 Hộp thoại Arc Properties 63 Hình 95 Kết mong muốn hiển thị sau mô 64 Hình 96 Kết dạng sóng biểu diễn mối quan hệ điện áp ngõ vào điện áp ngõ miền transient time 64 Hình 97 Chọn chế độ vẽ layout cho mạch Inv1 ELectric .65 Hình 98 Xoay hình vẽ layout NMOS PMOS nằm ngang để dễ dàng kết nối cực Gate 65 Hình 99 Tạo cực S cực D cho NMOS PMOS 66 Hình 100 Hình ảnh NMOS PMOS sau sửa giá trị Width .66 Hình 101 NMOS PMOS sau kết nối miếng contacts lại với 67 Hình 102 Khoảng cách miếng contact cực sau điều chỉnh 67 Hình 103 Thêm nWell pWell để tạo cực Vdd GND cho mạch Inverter .68 Hình 104 Kết nối cực B MOS với Vdd gnd .68 Hình 105 Hình vẽ layout mạch Inverter sau hồn thành 69 Hình 106 Tạo chân IN/OUT cho mạch Inverter 69 Hình 107 Hình vẽ layout mạch Inverter sau hoàn thành 70 Hình 108 Lỗi DRC kích thước phần nWell phần mềm Electric kiểm tra đánh dấu xác minh 70 Hình 109 Lỗi DRC khoảng cách lớp metal poly 71 Hình 110 Kết sau kiểm tra NCC cho mạch .71 Hình 111 Hồn thành bước thực đưa câu lệnh vào mô DC cho mạch 72 Hình 112 Kết mơ DC cho thiết kế layout mạch Inverter .72  Lỗi ta cần sửa Y size phần nWell đánh dấu hình 108 o Notch (layer ‘Polysilicon-1’): arc Polysilicon-1[‘net@8’] LESS (BY 1) THAN TO node Metal-1-Polysilicon-1-Con[‘contact@4’] (rule 1.1 Mosis, ‘SUBM') Hình 109 Lỗi DRC khoảng cách lớp metal poly Lỗi ta khoảng cách Metal-1-Polysilicon-1-Con Polysilicon-1 gần nhỏ khoảng cách tối thiểu đánh dấu hình 109 Ta cần dời Contact xa  Kiểm tra NCC (Network Consistency Checking) Để so sánh phần thiết kế schematic phần thiết kế layout có đủ thành phần hay chưa Tools  NCC  Schematic and Layout Views of Cell in Current Window Nếu khơng có xảy có thơng báo ‘NCC command completed in: 0.124 seconds’ Trường hợp có lỗi thơng báo lỗi sau: Hình 110 Kết sau kiểm tra NCC cho mạch Phần schematic layout có sai lệch số port Để sửa lỗi bạn đọc phải dò lại kiểm tra xe port chưa export vào layout Tóm lại thiết kế xong layout bắt buộc phải check Hierarchically, ERC, NCC đảm bảo khơng có lỗi để mơ Mơ layout: Bạn đọc thực bước mô Icon Sau bạn đọc hồn thành tất cơng việc có hình 111 bên Hình 111 Hoàn thành bước thực đưa câu lệnh vào mơ DC cho mạch Hình ảnh mơ thiết kế layout trích xuất từ cơng cụ phần mềm LTSpice hình 112 sau Hình 112 Kết mô DC cho thiết kế layout mạch Inverter PHẦN 2: CÁC BÀI THỰC HÀNH, THÍ NGHIỆM BÀI THỰC HÀNH, THÍ NGHIỆM 1: MẠCH SỐ CƠ BẢN Trong này, tài liệu cung cấp yêu cầu phần thực hành dành cho bạn đọc thực mạch xử lý tín hiệu số mạch Inverter, mạch AND, mạch OR, mạch XOR, mạch NOR, mạch NAND I Thực thiết kế Schematic Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Cổng NAND, NOR, AND, OR, XOR trình bày hình từ 113 đến hình 117 sau Bạn đọc thực hện lại bước thiết kế trình bày phần lựa chọn thông số W/L dựa vào mã số sinh viên bạn đọc (trong trường hợp bạn đọc sinh viên, bạn đọc khác sử dụng số Chứng minh nhân dân/căn cước công dân) sau:  TH1: LP/N = 180nm, WP/N = 2um Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4)  TH2: LP/N = 2XYnm, WP/N = Xum Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4)  Lưu ý: Nếu bạn đọc có số cuối 00 thực với trường hợp chữ số đầu Ví dụ MSSV: 1710200 => X = Y = Trong trường hợp khác, bạn đọc sử dụng giá trị ngẫu nhiên khác để thử nghiệm Hình 113 Sơ đồ schematic cổng NAND Hình 114 Sơ đồ schematic cổng NOR Hình 115 Sơ đồ schematic cổng AND Hình 116 Sơ đồ schematic cổng OR Hình 117 Sơ đồ schematic cổng XOR II III Thực thiết kế Layout Yêu cầu trình bày: Dựa vào bước trình bày phần 1, với sơ đồ mạch schematic phần này, bạn đọc thực lại sơ đồ layout mạch phù hợp với sơ đồ schematic phần Sau thực thiết kế layout, bạn đọc kiểm tra bước DRC NCC cho mạch tương ưng (sửa lỗi mà công cụ phần mềm báo cáo yêu cầu cần sửa) Thực mơ u cầu trình bày: Nguồn VDD = 1.8 V Thiết kế schematic: Thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Thiết kế Layout: Sau kiểm tra DRC, NCC bạn đọc thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Cuối so sánh kết mơ BÀI THỰC HÀNH, THÍ NGHIỆM 2: MẠCH SỐ NÂNG CAO Trong này, tài liệu đưa yêu cầu thực việc thiết kế mạch xử lý tín hiệu số mức nâng cao so với mạch giới thiệu trước I Thực thiết kế Schematic Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Hình 118 Sơ đồ mạch schematic cho mạch AOI22 Thực mơ Transient để khảo sát dạng sóng tín hiệu ngõ thay đổi ngõ vào thay đổi (có tất 16 trường hợp cần khảo sát ngõ vào thay đổi) Bạn đọc thực hện lại bước thiết kế trình bày phần lựa chọn thông số W/L dựa vào mã số sinh viên bạn đọc (trong trường hợp bạn đọc sinh viên, bạn đọc khác sử dụng số Chứng minh nhân dân/căn cước công dân) sau:  TH1: LP/N = 180nm, WP/N = 2um Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4)  TH2: LP/N = 2XYnm, WP/N = Xum Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4)  Lưu ý: Nếu bạn đọc có số cuối 00 thực với trường hợp chữ số đầu Ví dụ MSSV: 1710200 => X = Y = Trong trường hợp khác, bạn đọc sử dụng giá trị ngẫu nhiên khác để thử nghiệm Thực đo Cell Rise/Fall Delay Rise/Fall transition cho mạch AOI22 trường hợp so sánh kết Gợi ý cách đo Rise/Fall Delay Rise/Fall transition dựa vào hàm Boole mạch AOI22 (đã tìm phần 2) biến đổi mạch testbench cho AOI22 để có dạng sóng giống mạch INV Từ đó, thực việc đo đạc, kiểm tra phần INV thực Sơ đồ mạch testbench thực việc đo Rise/Fall Delay Rise/Fall transition với chân A Y trình bày hình số Bạn đọc suy nghĩ, thực tương tự với ngõ vào B, C D Hình 119 Mạch testbench để đo Cell Rise/Fall Delay Rise/Fall transition cho pin A ngõ Y (Thực tương tự với chân B, C, D so sánh) Sau thực mơ bạn đọc chép file netlist, kết mô (dạng sóng Vin-Vout chế độ đo Transient) vào file báo cáo Viết nhận xét kết thu vào file báo cáo II Thực thiết kế Layout Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Hình 120 Sơ đồ mạch Layout mạch AOI22 chuyển đổi từ mạch Schematic sử dụng đường Eule Yêu cầu trình bày: Dựa vào bước trình bày chương 1, với sơ đồ mạch schematic phần này, bạn đọc thực lại sơ đồ layout mạch phù hợp với sơ đồ schematic phần Sau thực thiết kế layout, bạn đọc kiểm tra bước DRC NCC cho mạch tương ưng (sửa lỗi mà công cụ phần mềm báo cáo yêu cầu cần sửa) Tuy nhiên, phần này, bạn đọc thực vẽ layout cách, cách thứ vẽ theo định lí Eule, cách dùng mạch có sẵn thực hành thí nghiệm số 1: mạch số bản, ghép nối lại để thành mạch hoàn chỉnh III Thực mơ u cầu trình bày: Nguồn VDD = 1.8 V Thiết kế schematic: Thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Thiết kế Layout: Sau kiểm tra DRC, NCC bạn đọc thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Cuối so sánh kết mô BÀI THỰC HÀNH, THÍ NGHIỆM 3: MẠCH TƯƠNG TỰ CƠ BẢN Trong này, tài liệu cung cấp yêu cầu phần thực hành dành cho bạn đọc thực mạch tương tự mạch khuếch đại S chung, G chung, D chung I Thực thiết kế Schematic Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Mạch khuếch đại CS, CG, CD trình bày hình từ 121 đến hình 123 sau Bạn đọc thực hện lại bước thiết kế trình bày phần lựa chọn thông số W/L dựa vào mã số sinh viên bạn đọc (trong trường hợp bạn đọc sinh viên, bạn đọc khác sử dụng số Chứng minh nhân dân/căn cước công dân) sau:  TH1: LP/N = 180nm, WP/N = 2um Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4)  TH2: LP/N = 2XYnm, WP/N = Xum Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4)  Lưu ý: Nếu bạn đọc có số cuối 00 thực với trường hợp chữ số đầu Ví dụ MSSV: 1710200 => X = Y = Trong trường hợp khác, bạn đọc sử dụng giá trị ngẫu nhiên khác để thử nghiệm Hình 121 Sơ đồ schematic mạch khuếch đại cực S chung Hình 122 Sơ đồ schematic mạch khuếch đại cực D chung Hình 123 Sơ đồ schematic mạch khuếch đại cực G chung II Thực thiết kế Layout Yêu cầu trình bày: Dựa vào bước trình bày phần 1, với sơ đồ mạch schematic trên, bạn đọc thực lại sơ đồ layout mạch phù hợp với sơ đồ schematic Sau thực thiết kế layout, bạn đọc kiểm tra bước DRC NCC cho mạch tương ưng (sửa lỗi mà công cụ phần mềm báo cáo yêu cầu cần sửa) III Thực mơ u cầu trình bày: Nguồn VDD = 1.8 V Thiết kế schematic: Thực đo đạc miền DC, AC (tần số bạn đọc tự chọn, yêu cầu lớn 100 MHz) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Thiết kế Layout: Sau kiểm tra DRC, NCC bạn đọc thực đo đạc miền DC, AC (tần số bạn đọc tự chọn, yêu cầu lớn 100 MHz) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Cuối so sánh kết mơ BÀI THỰC HÀNH, THÍ NGHIỆM 4: MẠCH TƯƠNG TỰ NÂNG CAO Trong này, tài liệu cung cấp yêu cầu phần thực hành dành cho bạn đọc thực mạch tương tự nâng cao mạch khuếch đại tầng với tải mạch dòng gương I Thực thiết kế Schematic Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Mạch khuếch đại tầng trình bày hình từ 126 sau Bạn đọc thực hện lại bước thiết kế trình bày phần lựa chọn thông số W/L dựa vào mã số sinh viên bạn đọc (trong trường hợp bạn đọc sinh viên, bạn đọc khác sử dụng số Chứng minh nhân dân/căn cước công dân) sau:  TH1: LP/N = 180nm, WP/N = 2um Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4)  TH2: LP/N = 2XYnm, WP/N = Xum Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4)  Lưu ý: Nếu bạn đọc có số cuối 00 thực với trường hợp chữ số đầu Ví dụ MSSV: 1710200 => X = Y = Trong trường hợp khác, bạn đọc sử dụng giá trị ngẫu nhiên khác để thử nghiệm Hình 124 Sơ đồ schematic mạch khuếch đại đơn tầng với tải mạch dòng gương II Thực thiết kế Layout Yêu cầu trình bày: Dựa vào bước trình bày phần 1, với sơ đồ mạch schematic trên, bạn đọc thực lại sơ đồ layout mạch phù hợp với sơ đồ schematic Sau thực thiết kế layout, bạn đọc kiểm tra bước DRC NCC cho mạch tương ưng (sửa lỗi mà công cụ phần mềm báo cáo yêu cầu cần sửa) III Thực mơ u cầu trình bày: Nguồn VDD = 1.8 V Thiết kế schematic: Thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Thiết kế Layout: Sau kiểm tra DRC, NCC bạn đọc thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Cuối so sánh kết mô