HƯỚNG dẫn THỰC HÀNH, THÍ NGHIỆM (bản thảo) THIẾT kế VI MẠCH với LTSPICE, ELECTRIC

HƯỚNG DẪN THỰC HÀNH, THÍ NGHIỆM (bản thảo) THIẾT KẾ VI MẠCH VỚI LTSPICE, ELECTRIC Phục vụ môn học: Thiết kế vi mạch - Thực hiện, thử nghiệm ví dụ, tập giáo trình Thực hành, thí nghiệm thực hành, thí nghiệm hoangtrang@hcmut.edu.vn Các góp ý, vui lòng gửi email Trân trọng cảm ơn góp ý bạn đọc LỜI MỞ ĐẦU Vi mạch tích hợp (IC) mạch điện siêu nhỏ tích hợp kết nối nhiều loại linh kiện điện tử khác bên Những mạch tích hợp dần trở thành phần thiếu loại máy móc, thiết bị di động hay thiết bị điện tử toàn giới Cùng với phát triển không ngừng khoa học cơng nghệ, vi mạch tích hợp nghiên cứu phát triển nhanh chóng mặt quy mơ, tính hiệu (ví dụ như: hiệu suất hoạt động giá thành bán thị trường thấp) nhằm phục vụ sống người tốt Chính đó, thiết kế sản xuất vi mạch xử lý tín hiệu tương tự đã, ngành công nghiệp hấp dẫn tiềm kinh tế to lớn mà mang lại Tài liệu này, với thí nghiệm nhỏ, giúp mơ phần quy trình thực tạo vi mạch tích hợp bao gồm lĩnh vực thiết kế vi mạch xử lý tín hiệu số tín hiệu tương tự, hướng dẫn cho người đọc cách chuẩn bị kỹ năng, kiến thức cần thiết để tiếp cận ngành công nghiệp lớn mạnh Những kiến thức cần thiết trải dài nhiều lĩnh vực, chúng đòi hỏi kĩ lối tư khác để hoàn thành cơng việc Do đó, cá nhân kỹ sư đơn lẻ thường am hiểu tường tận tồn q trình thiết kế sản xuất vi mạch, kéo dài từ ý tưởng thiết kế vi mạch ban đầu thành phẩm vi mạch thực tế chế tạo nhà máy Dù vậy, cá nhân cần phải nắm vững nhìn bao quát, tổng thể quy trình thiết kế chế tạo vi mạch tương tự để chọn cho cơng việc thích hợp chuỗi quy trình này, đồng thời biết cơng việc có ảnh hưởng, có đóng góp vào cơng sức lao động chung toàn tập thể Hy vọng tập tài liệu cho người đọc câu trả lời phù hợp để tiếp tục phát triển nghiệp tương lai Tổng quan, tài liệu hướng dẫn thực hành - thiết kế vi mạch tương tự chia làm chương Chương giới thiệu, trình bày bước thực mô hoạt động mạch phần mềm LTSpice thiết kế layout mạch cơng cụ phần mềm Electric Tiếp theo, chương giới thiệu thực hành yêu cầu người đọc tự thực bước mô vẽ layout mạch xử lý tín hiệu số thông dụng bao gồm: cổng Inverter, cổng AND, cổng OR, cổng XOR, cổng NAND, cổng NOR Tiếp theo sau chương 2, chương giới thiệu cách phân tích chuyển đổi mạch xử lý tín hiệu số có chức thành cổng chương kết nối với trình mô mạch Bên cạnh giới thiệu lĩnh vực thiết kế mạch xử lý tín hiệu số, tài liệu giới thiệu mạch xử lý tín hiệu tương tự chương Chương giới thiệu mạch khuếch đại kinh điển mạch khuếch đại S chung (mạch khuếch đại CS), mạch khuếch đại G chung (mạch khuếch đại CG), mạch khuếch đại D chung (mạch khuếch đại CD) Cuối cùng, chương giới thiệu mạch khuếch đại tầng có tải mạch gương dịng (On-stage amplifier with current mirror load) Trong trình viết tài liệu này, nhận thức tránh khỏi sai sót Rất mong nhận lượng thứ bạn đọc mong nhận góp ý, phản hồi để sách hoàn thiện Mọi chi tiết góp ý, xin vui lịng liên hệ mơn Kỹ thuật Điện Tử, khoa Điện-Điện Tử, trường Đại Học Bách Khoa-Đại Học Quốc Gia TP.Hồ Chí Minh, 268 Lý Thường Kiệt, quận 10, TP.Hồ Chí Minh; email: hoangtrang@hcmut.edu.vn Trân trọng cảm ơn LỜI CẢM ƠN Tác giả ấp ủ việc biên soạn tài liệu hướng dẫn thực hành từ năm 2012 (cách 10 năm), sau nhận nhiệm vụ Chủ nhiệm môn Kỹ thuật Điện tử, khoa ĐiệnĐiện Tử, trường Đại học Bách Khoa, Đại học Quốc Gia TP.Hồ Chí Minh Lúc đó, tiếp xúc nhiều doanh nghiệp liên quan lĩnh vực vi mạch nước, tác giả thấy nhu cầu cấp thiết cần biên soạn tài liệu Tuy vậy, công việc dồn lại, việc ấp ủ cách 10 năm dừng lại việc ấp ủ Nay, với trợ giúp nhiều hệ sinh viên trường ĐH Bách Khoa-ĐHQG TP.HCM mà kể hết được, không nhắc tới bạn Phạm Đăng Lâm, Đỗ Quang Thịnh, Đặng Công Thịnh đặc biệt bạn Nguyễn Minh Hiếu, Tơn Thất Bảo Phúc giúp tơi hồn chỉnh bước đầu tài liệu Xin gửi lời cảm ơn đến bạn đã, đồng hành đường chia sẻ kiến thức MỤC LỤC DANH MỤC HÌNH ẢNH : QUY TRÌNH THIẾT KẾ, MÔ PHỎNG MẠCH VỚI LTSPICE VÀ THIẾT KẾ LAYOUT VỚI ELECTRIC Trong phần này, tác giả trình bày bước thực quy trình thiết kế, mơ mạch công cụ phần mềm LTSpice thực thiết kế layout cho mạch công cụ phần mềm Electric Hai công cụ LTSpice Electric chọn đơn giản chúng, giúp cho người đọc tiếp cận nhanh chóng lĩnh vực thiết kế vi mạch mức tảng ban đầu; công cụ miễn phí I Quy trình thiết kế, mơ mạch với LTSpice I.1 Khởi động làm quen với LTSpice: Sau hoàn thành việc set up, khởi động LTSpice ta có hình hiển thị hình sau đây: Hình Cửa sổ làm việc LTSpice Để tiến hành thiết kế, cần tạo thiết kế riêng sau: File  New Schematic Ta hình hiển thị hình sau đây: Hình Cửa sổ vẽ mạch schamatic Sau đó, tiến hành Save as thiết kế Kế tiếp, làm quen với công cụ thiết kế công cụ Ngồi chức ta thấy cơng cụ liệt kê bên hình sau đây: Hình Giới thiệu tab cơng cụ LTSpice Ta dễ dàng lấy điện trở, tụ điện diode để tiến hành thiết kế cách nhấp đơi chuột Hoặc ta thêm component cách nhấp vào Component , hình hiển thị thông tin số loại linh kiện thường dùng mạch nguồn, điện trở, tụ MOS hình sau: Hình Lựa chọn linh kiện để thực vẽ mạch schematic Tại đây, ta chọn thiết bị có thư viện Ghi chú: Ta thao tác nhanh phim tắt thường hay dùng việc mô phỏng, tạo testbench, thiết kế mạch liệt kê hình đây: Hình Những phím tắt hay sử dụng LTSpice I.2 Tiến hành thiết kế: a Nối đất Điều quan trọng, nhiên người thường hay quên tầm quan trọng nó, khơng nối đất ta khơng thể tiến hành mơ thiết kế Ta nối đất cách sau: 10 Hình 105 Hình vẽ layout mạch Inverter sau hoàn thành Tiếp theo tạo chân IN/OUT cho layout Lấy Metal – Polysilicon – Contact nối vào chân IN/OUT hình 106 sau Hình 106 Tạo chân IN/OUT cho mạch Inverter Tiến hành mô Để tiến hành mơ phỏng, ta thực bước sau: • Export  Create Export  Đặt Export name cho nWell vdd (pWell gnd) • Export  Create Export  Đặt Export name cho Metal – Polysilicon – Contact in, chân đưa từ đường nối cực cịn lại out • Đặt Spice Model cho MOS đổi tên thành PMOS/NMOS Nếu kích thước chữ nhỏ khơng thể chọn để chỉnh sửa ta nhấn vào biểu tượng giữ chuột trái giới hạn vùng cần zoom vào Sau chỉnh sửa ta hợp phím Ctrl + để tự động fill window 65 nhấn bấm tổ Cuối bạn đọc có kết vẽ layout hình 107 sau Hình 107 Hình vẽ layout mạch Inverter sau hoàn thành  Kiểm tra DRC (Design Rules Check) Để kiểm tra lỗi thứ bậc lỗi khoảng cách Ta làm sau: Tools  DRC  Check Hierarchically Một số lỗi thường gặp: o Minimum width/height error (Y axis): cell ‘Inv1{lay}’ node Metal-1-N-WellCon[‘well@0’], layer ‘N-Well’ LESS THAN 12 WIDE (IS 11) (rule 1.1 Mosis, ‘SUBM')  Lỗi ta cần sửa Y size phần nWell đánh dấu hình 108 Hình 108 Lỗi DRC kích thước phần nWell phần mềm Electric kiểm tra đánh dấu xác minh 66 o Notch (layer ‘Polysilicon-1’): arc Polysilicon-1[‘net@8’] LESS (BY 1) THAN TO node Metal-1-Polysilicon-1-Con[‘contact@4’] (rule 1.1 Mosis, ‘SUBM') Hình 109 Lỗi DRC khoảng cách lớp metal poly Lỗi ta khoảng cách Metal-1-Polysilicon-1-Con Polysilicon-1 gần nhỏ khoảng cách tối thiểu đánh dấu hình 109 Ta cần dời Contact xa  Kiểm tra NCC (Network Consistency Checking) Để so sánh phần thiết kế schematic phần thiết kế layout có đủ thành phần hay chưa Tools  NCC  Schematic and Layout Views of Cell in Current Window Nếu khơng có xảy có thơng báo ‘NCC command completed in: 0.124 seconds’ Trường hợp có lỗi thơng báo lỗi sau: Hình 110 Kết sau kiểm tra NCC cho mạch Phần schematic layout có sai lệch số port Để sửa lỗi bạn đọc phải dò lại kiểm tra xe port chưa export vào layout 67 Tóm lại thiết kế xong layout bắt buộc phải check Hierarchically, ERC, NCC đảm bảo lỗi để mơ Mơ layout: Bạn đọc thực bước mô Icon Sau bạn đọc hoàn thành tất cơng việc có hình 111 bên Hình 111 Hồn thành bước thực đưa câu lệnh vào mơ DC cho mạch Hình ảnh Hình 112 Kết mô DC cho thiết kế layout mạch Inverter mơ thiết kế layout trích xuất từ cơng cụ phần mềm LTSpice hình 112 sau 68 PHẦN 2: CÁC BÀI THỰC HÀNH, THÍ NGHIỆM BÀI THỰC HÀNH, THÍ NGHIỆM 1: MẠCH SỐ CƠ BẢN Trong này, tài liệu cung cấp yêu cầu phần thực hành dành cho bạn đọc thực mạch xử lý tín hiệu số mạch Inverter, mạch AND, mạch OR, mạch XOR, mạch NOR, mạch NAND I Thực thiết kế Schematic Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Cổng NAND, NOR, AND, OR, XOR trình bày hình từ 113 đến hình 117 sau Bạn đọc thực hện lại bước thiết kế trình bày phần lựa chọn thông số W/L dựa vào mã số sinh viên bạn đọc (trong trường hợp bạn đọc sinh viên, bạn đọc khác sử dụng số Chứng minh nhân dân/căn cước công dân) sau: • TH1: LP/N = 180nm, WP/N = 2um Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4) • TH2: LP/N = 2XYnm, WP/N = Xum Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước công dân, ví dụ: MSSV: 1710234 => X = Y = 4) • Lưu ý: Nếu bạn đọc có số cuối 00 thực với trường hợp chữ số đầu Ví dụ MSSV: 1710200 => X = Y = Trong trường hợp khác, bạn đọc sử dụng giá trị ngẫu nhiên khác để thử nghiệm Hình 113 Sơ đồ schematic cổng NAND 69 Hình 114 Sơ đồ schematic cổng NOR Hình 115 Sơ đồ schematic cổng AND Hình 116 Sơ đồ schematic cổng OR 70 Hình 117 Sơ đồ schematic cổng XOR II Thực thiết kế Layout Yêu cầu trình bày: Dựa vào bước trình bày phần 1, với sơ đồ mạch schematic phần này, bạn đọc thực lại sơ đồ layout mạch phù hợp với sơ đồ schematic phần Sau thực thiết kế layout, bạn đọc kiểm tra bước DRC NCC cho mạch tương ưng (sửa lỗi mà công cụ phần mềm báo cáo yêu cầu cần sửa) III Thực mô Yêu cầu trình bày: Nguồn VDD = 1.8 V Thiết kế schematic: Thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Thiết kế Layout: Sau kiểm tra DRC, NCC bạn đọc thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Cuối so sánh kết mơ 71 BÀI THỰC HÀNH, THÍ NGHIỆM 2: MẠCH SỐ NÂNG CAO Trong này, tài liệu đưa yêu cầu thực việc thiết kế mạch xử lý tín hiệu số mức nâng cao so với mạch giới thiệu trước I Thực thiết kế Schematic Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Hình 118 Sơ đồ mạch schematic cho mạch AOI22 Thực mô Transient để khảo sát dạng sóng tín hiệu ngõ thay đổi ngõ vào thay đổi (có tất 16 trường hợp cần khảo sát ngõ vào thay đổi) Bạn đọc thực hện lại bước thiết kế trình bày phần lựa chọn thông số W/L dựa vào mã số sinh viên bạn đọc (trong trường hợp bạn đọc sinh viên, bạn đọc khác sử dụng số Chứng minh nhân dân/căn cước cơng dân) sau: • TH1: LP/N = 180nm, WP/N = 2um Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4) • TH2: LP/N = 2XYnm, WP/N = Xum Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4) 72 • Lưu ý: Nếu bạn đọc có số cuối 00 thực với trường hợp chữ số đầu Ví dụ MSSV: 1710200 => X = Y = Trong trường hợp khác, bạn đọc sử dụng giá trị ngẫu nhiên khác để thử nghiệm Thực đo Cell Rise/Fall Delay Rise/Fall transition cho mạch AOI22 trường hợp so sánh kết Gợi ý cách đo Rise/Fall Delay Rise/Fall transition dựa vào hàm Boole mạch AOI22 (đã tìm phần 2) biến đổi mạch testbench cho AOI22 để có dạng sóng giống mạch INV Từ đó, thực việc đo đạc, kiểm tra phần INV thực Sơ đồ mạch testbench thực việc đo Rise/Fall Delay Rise/Fall transition với chân A Y trình bày hình số Bạn đọc suy nghĩ, thực tương tự với ngõ vào B, C D Hình 119 Mạch testbench để đo Cell Rise/Fall Delay Rise/Fall transition cho pin A ngõ Y (Thực tương tự với chân B, C, D so sánh) Sau thực mô bạn đọc chép file netlist, kết mơ (dạng sóng Vin-Vout chế độ đo Transient) vào file báo cáo Viết nhận xét kết thu vào file báo cáo 73 II Thực thiết kế Layout Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Hình 120 Sơ đồ mạch Layout mạch AOI22 chuyển đổi từ mạch Schematic sử dụng đường Eule Yêu cầu trình bày: Dựa vào bước trình bày chương 1, với sơ đồ mạch schematic phần này, bạn đọc thực lại sơ đồ layout mạch phù hợp với sơ đồ schematic phần Sau thực thiết kế layout, bạn đọc kiểm tra bước DRC NCC cho mạch tương ưng (sửa lỗi mà công cụ phần mềm báo cáo yêu cầu cần sửa) Tuy nhiên, phần này, bạn đọc thực vẽ layout cách, cách thứ vẽ theo định lí Eule, cách dùng mạch có sẵn thực hành thí nghiệm số 1: mạch số bản, ghép nối lại để thành mạch hoàn chỉnh III Thực mơ u cầu trình bày: Nguồn VDD = 1.8 V Thiết kế schematic: Thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Thiết kế Layout: Sau kiểm tra DRC, NCC bạn đọc thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Cuối so sánh kết mô 74 BÀI THỰC HÀNH, THÍ NGHIỆM 3: MẠCH TƯƠNG TỰ CƠ BẢN Trong này, tài liệu cung cấp yêu cầu phần thực hành dành cho bạn đọc thực mạch tương tự mạch khuếch đại S chung, G chung, D chung I Thực thiết kế Schematic Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Mạch khuếch đại CS, CG, CD trình bày hình từ 121 đến hình 123 sau Bạn đọc thực hện lại bước thiết kế trình bày phần lựa chọn thông số W/L dựa vào mã số sinh viên bạn đọc (trong trường hợp bạn đọc sinh viên, bạn đọc khác sử dụng số Chứng minh nhân dân/căn cước cơng dân) sau: • TH1: LP/N = 180nm, WP/N = 2um Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước công dân, ví dụ: MSSV: 1710234 => X = Y = 4) • TH2: LP/N = 2XYnm, WP/N = Xum Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4) • Lưu ý: Nếu bạn đọc có số cuối 00 thực với trường hợp chữ số đầu Ví dụ MSSV: 1710200 => X = Y = Trong trường hợp khác, bạn đọc sử dụng giá trị ngẫu nhiên khác để thử nghiệm Hình 121 Sơ đồ schematic mạch khuếch đại cực S chung 75 Hình 122 Sơ đồ schematic mạch khuếch đại cực D chung Hình 123 Sơ đồ schematic mạch khuếch đại cực G chung II Thực thiết kế Layout Yêu cầu trình bày: Dựa vào bước trình bày phần 1, với sơ đồ mạch schematic trên, bạn đọc thực lại sơ đồ layout mạch phù hợp với sơ đồ schematic Sau thực thiết kế layout, bạn đọc kiểm 76 tra bước DRC NCC cho mạch tương ưng (sửa lỗi mà công cụ phần mềm báo cáo yêu cầu cần sửa) III Thực mô Yêu cầu trình bày: Nguồn VDD = 1.8 V Thiết kế schematic: Thực đo đạc miền DC, AC (tần số bạn đọc tự chọn, yêu cầu lớn 100 MHz) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Thiết kế Layout: Sau kiểm tra DRC, NCC bạn đọc thực đo đạc miền DC, AC (tần số bạn đọc tự chọn, yêu cầu lớn 100 MHz) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Cuối so sánh kết mô 77 BÀI THỰC HÀNH, THÍ NGHIỆM 4: MẠCH TƯƠNG TỰ NÂNG CAO Trong này, tài liệu cung cấp yêu cầu phần thực hành dành cho bạn đọc thực mạch tương tự nâng cao mạch khuếch đại tầng với tải mạch dòng gương I Thực thiết kế Schematic Yêu cầu trình bày: Giới thiệu sơ đồ mạch lý thuyết Mạch khuếch đại tầng trình bày hình từ 126 sau Bạn đọc thực hện lại bước thiết kế trình bày phần lựa chọn thông số W/L dựa vào mã số sinh viên bạn đọc (trong trường hợp bạn đọc sinh viên, bạn đọc khác sử dụng số Chứng minh nhân dân/căn cước cơng dân) sau: • TH1: LP/N = 180nm, WP/N = 2um Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước công dân, ví dụ: MSSV: 1710234 => X = Y = 4) • TH2: LP/N = 2XYnm, WP/N = Xum Cload = XY fF (với X,Y số cuối MSSV sinh viên số Chứng minh nhân dân/căn cước cơng dân, ví dụ: MSSV: 1710234 => X = Y = 4) • Lưu ý: Nếu bạn đọc có số cuối 00 thực với trường hợp chữ số đầu Ví dụ MSSV: 1710200 => X = Y = Trong trường hợp khác, bạn đọc sử dụng giá trị ngẫu nhiên khác để thử nghiệm Hình 124 Sơ đồ schematic mạch khuếch đại đơn tầng với tải mạch dòng gương 78 II Thực thiết kế Layout III Yêu cầu trình bày: Dựa vào bước trình bày phần 1, với sơ đồ mạch schematic trên, bạn đọc thực lại sơ đồ layout mạch phù hợp với sơ đồ schematic Sau thực thiết kế layout, bạn đọc kiểm tra bước DRC NCC cho mạch tương ưng (sửa lỗi mà công cụ phần mềm báo cáo yêu cầu cần sửa) Thực mô Yêu cầu trình bày: Nguồn VDD = 1.8 V Thiết kế schematic: Thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Thiết kế Layout: Sau kiểm tra DRC, NCC bạn đọc thực đo đạc miền DC, Transient time (time bạn đọc tự chọn, yêu cầu lớn 100 ns) mối quan hệ dòng điện/điện áp ngõ vào dòng điện/điện áp ngõ Cuối so sánh kết mô 79