đồ án về mạch quang báo

đồ án về mạch quang báo

PHẦN I: MỞ ĐẦU

I LỜI GIỚI THIỆU:

Ngày nay, trước khi bước vào một hiệu sách, bạn có thể biết được hiệu sách đóbán các loại sách gì, có loại sách mà mình cần mua không… nhờ vào bảng đèn quangbáo rất bắt mắt đặt trước cửa hiệu Hoặc khi vào sân bay bạn biết được giờ giấc cácchuyến bay, các thông báo ngắn của phi trường, … cũng nhờ vào quang báo Đôi khi đingoài đường ở thành phố lúc về đêm, bạn sẽ thấy được các bảng quang báo lớn hơn vớicác hình ảnh cử động được như li Coca Cola đang sủi bọt, các logo sản phẩm xuất hiệndần dần theo nhiều kiểu (tràn từ dưới lên, từ trên xuống, lan dần từ trái qua phải, từphải qua trái, …)

Như vậy quang báo ngày nay đã được đưa vào sử dụng ở rất nhiều lĩnh vực khácnhau như: giới thiệu sản phẩm, thông báo tin tức (thay cho các bản tin bằng giấy)… Vớiứng dụng rộng rãi như vậy, ta hãy thử tìm hiểu xem một mạch quang báo gồm những

gì, nguyên lý hoạt động của nó ra sao,… qua đề tài “Thiết kế và thi công mạch quangbáo dùng EPROM”

II GIỚI HẠN ĐỀ TÀI:

Như đã giới thiệu ở trên, quang báo có thể hiển thị được các hình ảnh cử độngchứ không gói gọn trong việc hiển thị các chữ Tuy nhiên, do điều kiện có hạn nên đềtài chỉ giới hạn ở việc hiển thị các chữ chạy, chớp tắt với màu của chữ được thay đổitheo ý của người viết chương trình

PHẦN II: GIỚI THIỆU VỀ MẠCH QUANG BÁO VÀ CÁC IC CÓ LIÊN QUAN ĐẾN

MẠCH

CHƯƠNG 1 : GIỚI THIỆU MẠCH QUANG BÁO

Có nhiều cách để làm một mạch quang báo: dùng IC rời, dùng EPROM, dùng vixử lý hoặc dùng máy vi tính để điều khiển mạch

Nếu dùng IC rời thì ta sử dụng các IC giải đa hợp (Demultiplexer) kết hợp vớicác Diode để làm thành mạch ROM (kiểu ROM này được gọi là Made Home) Chươngtrình cho loại ROM này được tạo ra bằng cách sắp xếp vị trí các Diode trong ma trận,mỗi khi cần thay đổi chương trình thì phải thay đổi lại vị trí các Diode này (thay đổi vềphần cứng) Dung lượng bộ nhớ kiểu này thay đổi theo kích thước mạch, kích thướccàng lớn thì dung lượng càng lớn (vì khi tăng dung lượng thì phải thêm IC giải đa hợp,thêm các Diode nên kích thước của mạch tăng lên) Nếu muốn đủ bộ nhớ để chạy mộtmạch quang báo bình thường thì kích thước mạch phải rất lớn nên giá thành sẽ lên cao,độ phức tạp tăng lên Do đó, dạng ROM này không đáp ứng được yêu cầu của mạchquang báo này

Khi thay các IC rời ở trên bằng EPROM thì kích thước mạch và giá thành sẽgiảm đáng kể Kích thước của EPROM hầu như không tăng theo dung lượng bộ nhớ củanó Ngoài ra, khi muốn thay đổi chương trình hiển thị thì ta chỉ việc viết chương trìnhmới (thay đổi về phần mềm) nạp vào EPROM hoặc thay EPROM cũ bằng một EPROMmới có chứa chương trình cần thay đổi Việc thay đổi chương trình kiểu này thực hiệnđơn giản hơn rất nhiều so với cách dùng IC rời ở trên Đặc biệt, khi có yêu cầu hiển thịhình ảnh thì việc sử dụng EPROM để điều khiển là hợp lý nhất, nó đơn giản hơn nhiều

so với việc dùng vi xử lý hoặc máy vi tính để điều khiển Điều này được giải thích nhưsau: do vi xử lý và máy vi tính muốn giao tiếp với bên ngoài đều phải thông quachương trình và các IC ngoại vi còn EPROM thì giao tiếp trực tiếp và không cầnchương trình điều khiển nó Vì phải dùng chương trình nên tín hiệu điều khiển đưa rangoài tuần tự, không được liên tục như EPROM nên khi muốn hiển thị hình ảnh thì sẽgặp nhiều khó khăn (do hiển thị hình ảnh thì cần quét cả hàng lẫn cột, và vì tín hiệuđiều khiển xuất hiện tuần tự nên sẽ khó đồng bộ giữa quét hàng và cột, từ đó sẽ gâykhó khăn cho việc hiển thị hình ảnh trên bảng đèn)

Khi vi xử lý tham gia vào thì mạch quang báo sẽ có được nhiều chức năng hơn,tiện lợi hơn nhưng cũng đắt tiền hơn Với kit vi xử lý điều khiển quang báo ta có thểthay đổi chương trình hiển thị một cách dễ dàng bằng cách nhập chương trình mới vàoRAM (thay đổi chương trình ngay trên kit, không cần phải tháo IC nhớ ra đem nạpchương trình như EPROM) Do vi xử lý có nhiều chức năng nên việc đổi màu cho bảngđèn cũng được thực hiện một cách dễ dàng Tuy nhiên, khi sử dụng vi xử lý để làmmạch quang báo thì giá thành của mạch lại tăng lên nhiều so với khi sử dụng EPROM

vì kit vi xử lý cần phải có EPROM lưu chương trình điều khiển cho vi xử lý, các IC

dữ liệu (do có phím nên kích thước mạch tăng lên nhiều)… Ngoài ra, do vi xử lý phảigởi dữ liệu ra IC ngoại vi (thường là 8255A) rồi mới điều khiển việc hiển thị trên bảngđèn nên khi cần hiển thị hình ảnh thì cách dùng vi xử lý sẽ phức tạp hơn nhiều so vớikhi dùng EPROM (như đã giải thích ở trên).

Ngoài ra, mạch quang báo còn có thể được điều khiển bằng máy vi tính Tuynhiên, khi dùng máy tính để điều khiển quang báo thì rất đắt tiền, chiếm diện tích lớnmà chất lượng hiển thị cũng không hơn so với khi dùng EPROM

Qua các phương án được nêu ra ở trên thì cách sử dụng EPROM được chọn vìđáp ứng được yêu cầu của một mạch quang báo bình thường, giá thành lại rẻ hơn vàmạch điện đơn giản hơn so với khi dùng kit vi xử lý hoặc dùng máy vi tính, việc thayđổi chương trình cũng dễ dàng hơn nhiều so với việc can thiệp vào phần cứng như cáchdùng các IC rời

Dưới đây là sơ đồ khối của một mạch quang báo dùng EPROM với màu của chữthay đổi được tuỳ theo chương trình nạp vào EPROM

ĐIỀU KHIỂN MÀU

CHỐT DỮ LIỆU (I)

CHỐT DỮ LIỆU (II)

ĐỆM NGÕ RA (HÀNG)

THÚC CÔNG SUẤT (HÀNG)

ĐỆM NGÕ RA CỘT (I)

ĐỆM NGÕ RA CỘT (II)

THÚC CÔNG SUẤT CỘT (I)

THÚC CÔNG SUẤTCỘT (II)

BẢNG ĐÈN (MA TRẬN LED)

NGUỒN

giải mã hiển thị (EPROM) đồng thời đưa các xung điều khiển đến bộ giải mã địachỉ.

- Giải mã địa chỉ: nhận xung điều khiển từ bộ dao động – tạo địa chỉ, từ đó đưa ra tínhiệu cho phép cột LED nào trên bảng đèn (ma trận LED) được phép sáng Tại mỗithời điểm chỉ đưa ra một xung cho phép duy nhất và chỉ có một cột LED tương ứngvới vị trí xung đó được phép sáng Tín hiệu cho phép này được đưa đến hai bộ chốtdữ liệu

- Các bộ chốt dữ liệu (I), (II): nhận dữ liệu ở ngõ vào từ bộ giải mã địa chỉ, nhận tínhiệu cho phép từ bộ giải mã màu Hai bộ chốt này có ngõ vào điều khiển đảo nhaunên tại mỗi thời điểm chỉ có một bộ chốt được phép xuất dữ liệu Quy định: bộ chốt(I) ứng với các cột LED xanh, bộ chốt (II) ứng với các cột LED đỏ

- Các bộ đệm ngõ ra (cột, hàng): cách li tải và các mạch ở trước nó Bộ đệm cũng cótác dụng làm tăng dòng điện ở ngõ ra

- Các bộ thúc công suất (cột, hàng): khuếch đại dòng điện, bảo đảm cung cấp đủdòng điện cho các mạch ở phía sau nó và không làm quá dòng của các mạch phíatrước nó

- Giải mã hiển thị (EPROM): nhận địa chỉ từ bộ dao động – tạo địa chỉ, đưa dữ liệu rađể hiển thị trên bảng đèn đồng thời đưa tín hiệu điều khiển đến bộ điều khiển màu

- Bộ điều khiển màu: nhận tín hiệu từ EPROM và từ đó đưa ra tín hiệu cho phép bộchốt nào làm việc, bộ chốt nào ngưng làm việc

- Bảng đèn (ma trận LED): nhận đồng thời hai tín hiệu từ các bộ thúc hàng và cột đểtừ đó cho phép LED nào trên bảng được phép sáng, LED nào không được phépsáng

- Khối nguồn: bảo đảm cung cấp đủ dòng cho toàn bộ mạch nhưng bản thân nókhông bị quá dòng

CHƯƠNG 2 : GIỚI THIỆU CÁC IC SỐ LIÊN QUAN ĐẾN

MẠCH ĐIỆN

I IC 4060:

IC 4060 là một bộ đếm/bộ chia (Counter/Divider) nhị phân không đồng bộ với

14 tầng Flip-Flop Mạch dao động của nó gồm 3 chân được nối ra ngoài là: RS, RTC,

CTC; tất cả các ngõ ra (10 ngõ ra từ O3~O9, O11~O13) đều được đệm sẵn từ bên trongtrước khi đưa ra ngoài Quan trọng hơn hết là chân Master Reset (MR) dùng để cấmmạch dao động làm việc và reset mạch đếm Khi chân MR ở mức logic cao, nó sẽ resetmạch đếm làm tất cả các ngõ ra của bộ đếm đều ở mức logic thấp, việc reset này hoàntoàn độc lập với các ngõ vào khác (bất chấp trạng thái logic ở các ngõ vào còn lại)

IC 4060 có sơ đồ chân và sơ đồ chức năng như sau:

SƠ ĐỒ CHỨC NĂNG CỦA IC 4060

SƠ ĐỒ CHÂN IC 4060

Chức năng các chân như sau:

VDD, VSS: cung cấp nguồn cho IC (ở mạch này VDD được nối đến +5V, VSS nốiđến 0V)

MR: master reset, dùng khóa mạch dao động bên trong IC và reset các bộ đếm.Khi chân này tác động thì tất cả các ngõ ra của IC đều bị kéo về mức logic thấp

RS: clock input/oscillator pin, chân này có hai chức năng: khi dùng mạch daođộng từ bên ngoài IC thì nó có nhiệm vụ nhận xung, khi dùng mạch dao động bên trong

IC thì nó là một thành phần của mạch dao động (kết hợp với các chân RTC, CTC)

14 – STAGE BINARY COUNTER

O3 O4 O5 O6 O7 O8 O9 O11 O12 O13

CP

CD

RTC CTCRS

RTC: oscillator pin, chân tạo dao động (kết hợp với các chân khác) Khi dùngmạch dao động R-C thì một đầu điện trở được nối với chân này.

CTC: external capacitor connection, chân tạo dao động (kết hợp với các chânkhác) Khi IC 4060 dao động với mạch R-C (dùng dao động bên trong IC) thì chân nàyđược nối với một đầu của tụ điện

O3 - O9, O11 - O13: counter outputs, các ngõ ra của IC Các ngõ ra này không liêntục mà bị nhảy cấp hai lần: ngõ ra đầu tiên của nó là O3 chứ không phải O0 (nhảy bỏ 3tầng Flip-Flop đầu tiên, không đưa các tầng này ra ngoài), ngõ ra từ O9 rồi đến O11

(không có chân O10 )

Sơ đồ mô tả hoạt động bên trong của 4060 được vẽ như sau:

Do xung Ck khi lấy ra ở ngõ ra đầu tiên (O3) của IC 4060 thì đã được chia qua 3tầng Flip-Flop một cách tự động nên giản đồ thời gian ở đây chỉ vẽ bắt đầu khi có xung

Ck thứ 3 tác động vào IC

Giản đồ thời gian của IC 4060 như sau:

Cấu trúc các phần tử trong mạch dao động của 4060 cho phép thiết kế mạch daođộng hoặc làm việc với tụ-điện trở (mạch dao động R-C) hoặc làm việc với thạch anh.Ngoài ra, ta cũng có thể thay thế mạch dao động bên trong bằng một tín hiệu xungđồng hồ từ bên ngoài đưa vào chân RS, khi dùng xung Ck từ bên ngoài thì bộ đếm sẽhoạt động khi có cạnh xuống của xung tác động.

* Mạch dao động của 4060 khi dùng tụ-điện trở được ráp như sau:

Giải thích nguyên lý hoạt động: đây là loại mạch dao động của CMOS Mạchchỉ dao động được khi chân MR ở mức cao (chỉ đúng với hình vẽ này, ở cacù hình trênthì chân MR tác động ở mức cao) Nếu chân MR ở mức thấp thì ngõ ra của cổng NANDsẽ bị khóa chết ở mức logic [1] nên mạch không dao động được Khi chân MR ở mứclogic [1] thì cổng NAND sẽ hoạt động như một cổng NOT Ta nhận thấy trạng tháilogic tại điểm 2 và 3 luôn luôn ngược nhau (ngõ vào và ra của cổng NOT) Tần số daođộng của mạch này phụ thuộc vào trị số của tụ và điện trở

Bây giờ, giả sử ngõ vào 1 ở mức logic [0] thì ngõ ra 2 của cổng NAND (đồngthời là ngõ vào của cổng NOT) ở mức logic [1], ngõ ra 3 của cổng NOT sẽ ở mức logic[0] Lúc này tụ Ct sẽ nạp điện qua Rt theo đường như sau: dòng điện từ cực dương củanguồn → ngõ ra cổng NAND → Rt→ Ct→ vào cổng NOT → cực âm của nguồn

Khi tụ Ct nạp đến giá trị > VT một chút (VT : điện thế mà tại đó trạng thái logicchuyển từ thấp lên cao) thì ngõ vào của cổng NAND sẽ chuyển lên mức logic [1], ngõ

ra của nó sẽ thành mức logic [0] và làm cho ngõ ra của cổng NOT trở thành mức logic[1] Do có sự thay đổi mức logic tại hai điểm 2 và 3 nên tụ Ct sẽ xả điện (cũng qua điệntrở Rt) Khi Ct xả thì điện thế tại ngõ vào cổng NAND (V1) giảm dần, khi V1 giảm đếngiá trị < VT một chút thì ngõ ra cổng NAND sẽ chuyển lên trạng thái logic [1] và ngõ racổng NOT sẽ về lại mức logic [0] Lúc này trạng thái logic tại các điểm 1, 2, 3 lại trởvề trạng thái ban đầu và tụ Ct lại tiếp tục nạp điện, bắt đầu lại quá trình nạp-xả kế tiếp.Và cứ như thế tiếp tục mãi mãi, ta sẽ có được mạch dao động tạo xung vuông với tầnsố phụ thuộc giá trị Rt, Ct và được tính theo công thức sau:

f =

với : Ct ≥ 100pF 10KΩ ≤ Rt ≤ 1MΩ

Ct

Rt 3,21

* Mạch dao động 4060 dùng thạch anh được ráp như sau:

Mạch này có tần số dao động là tần số riêng của thạch anh, điện trở R2 dùnggiới hạn dòng điện qua IC Tụ biến dung C1 dùng lọc bớt tần số cộng hưởng hưởng củathạch anh (do thạch anh vừa có dao động cộng hưởng nối tiếp, vừa có cộng hưởng songsong)

IC 4040 có sơ đồ chân và sơ đồ cấu tạo bên trong như sau:

SƠ ĐỒ NỘI BỘ CỦA IC 404016

O0 O1 O2 O3 O4 O5 O6 O7 O8 O9 O10 O1111

9 7 6 5 3 2 4 13 12 14 15 1

12 – STAGE COUNTER

Chức năng các chân của IC 4060 như sau:

VDD, VSS: hai chân cấp nguồn của IC VDD nối với nguồn dương, VSS nối vớinguồn âm Ở mạch này VDD được nối đến +5V, VSS được nối với mass (0V)

CP: clock input, chân nhận xung của IC Để IC hoạt động được thì phải có xungđưa vào nó (vì bộ đếm thực chất là các bộ chia tần số nên bắt buộc phải có tần số ngõvào mới lấy được tần số cần chia ở ngõ ra) IC 4040 hoạt động với cạnh xuống củaxung tác động: khi xung đưa vào IC chuyển từ trạng thái logic cao về trạng thái logicthấp thì bộ đếm sẽ đếm lên một xung (hoặc tần số ở ngõ ra được chia đôi thêm một lầnnữa)

MR: master reset input, chân này dùng để reset IC, tác động ở mức cao Khichân MR được đưa lên mức logic cao thì IC 4040 bị reset làm toàn bộ các ngõ ra của nó

bị kéo xuống mức logic thấp

O0 ~ O11: parallel outputs, các ngõ ra song song của IC Không như IC 4060, cácngõ ra của IC 4040 được lấy ra một cách liên tục (không nhảy cấp), điều này sẽ tạođiều kiện thuận lợi cho người thiết kế mạch khi sử dụng nó

IC 4040 có sơ đồ mô tả hoạt động bên trong như sau:

IC 4040 có giản đồ thời gian như sau:

III IC 74164:

* Giới thiệu IC 74164:

IC 74164 là một thanh ghi dịch 8 bit vào nối tiếp-ra song song (Serial-inParallel-out), làm việc được ở tần số cao nhờ sử dụng Diode Schottky bên trong Dữliệu nối tiếp được nhập vào thông qua cổng AND 2 ngõ vào, việc nhập này đồng bộ vớicạnh lên xung Ck

Chân Clear (Clr) tác động không đồng bộ với xung Ck, khi chân này tác độngthì thanh ghi dịch sẽ bị xóa, tất cả các ngõ ra của nó sẽ bị kéo xuống mức thấp

Về mặt giao tiếp với các IC khác thì IC 74164 được chế tạo để tương thích hoàntoàn với các IC thuộc họ TTL (của hãng Motorola)

IC 74164 có sơ đồ chân, sơ đồ nội bộ như sau:

Chức năng các chân của IC 74164 như sau:

VCC, GND: dùng cấp nguồn cho IC hoạt động VCC được nối đến cực dương củanguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V) Đối với các

IC số thuộc họ TTL thì đòi hỏi phải có nguồn cung cấp chính xác (5V± 5%)

A, B: ngõ vào dữ liệu nối tiếp của IC 74164, đây là hai ngõ vào của một cổngAND 2 ngõ vào Dữ liệu muốn đến được Flip-Flop đầu tiên để bắt đầu quá trình ghidịch thì phải qua cổng AND 2 ngõ vào này

Clk: chân nhận xung clock (tác động cạnh lên) Dữ liệu ở hai ngõ vào A, B đượcđưa đến ngõ ra (đồng thời dữ liệu ở các ngõ ra còn lại dịch phải một bit) đồng bộ vớixung đưa vào chân này Điều này có nghĩa là IC sẽ thực hiện việc ghi dịch mỗi khi cócạnh lên xung clock tác động

Clr: chân reset IC, chân này tác động ở mức thấp Khi chân Clr ở mức logic caothì IC được phép hoạt động bình thường (ghi dịch), nhưng khi chân này được đưa xuốngmức logic thấp thì IC bị reset ngay lập tức: tất cả các ngõ ra của nó đều bị kéo xuốngmức logic thấp Việc reset này không đồng bộ với xung clock đưa vào IC, nghĩa là ởbất kỳ trạng thái nào của xung clock (dù đang ở mức logic cao hay thấp hoặc đangchuyển trạng thái) ta đều thực hiện được việc reset IC bằng cách hạ chân Clr nàyxuống mức thấp

QA ~ QH : các ngõ ra song song của IC Các ngõ này có thể được lấy ra cùng lúchoặc từng ngõ tuỳ vào yêu cầu của người sử dụng.

Sơ đồ nội bộ của IC 74164 như sau:

IC 74164 có bảng các trạng thái hoạt động như sau:

OPERATING

MODE

INPUTS OUTPUTSClr A B QA QB – QH

Reset (Clear) L x x L L – L

Shift

HHHH

qA - qG

qA - qG

qA - qG

qA - qG

L (l): LOW Voltage Levels

H(h): HIGH Voltage Levels

x: Don’t Care

qn: biểu thị cho trạng thái logic tại ngõ ra thứ n của IC (n: A ~ H)

* Nguyên tắc hoạt động của IC 74164:

Nguyên tắc hoạt động của IC được giải thích như sau: khi có cạnh lên xung Ckđầu tiên tác động vào chân Clk thì dữ liệu ở ngõ vào (A, B) sẽ được dịch đến ngõ rađầu tiên QA, trạng thái logic của tất cả các ngõ ra khác không thay đổi

Khi xung Ck thứ hai tác động thì dữ liệu từ ngõ ra đầu tiên QA sẽ dịch đến ngõ

ra thứ hai QB, dữ liệu từ ngõ vào được dịch đến ngõ ra đầu tiên, trạng thái logic của tấtcả các ngõ ra còn lại không đổi

Cứ tương tự như thế cho đến khi xung thứ 8 tác động thì dữ liệu đầu tiên đã đượcdịch đến ngõ ra cuối cùng QH Dữ liệu ở ngõ vào dịch đến ngõ ra QA, dữ liệu từ QA dịchsang QB,… Như vậy dữ liệu đưa vào nối tiếp đã được lấy ra song song ở cả 8 ngõ ra sau

8 xung Ck tác động

Khi có xung thứ 9 tác động thì dữ liệu từ ngõ vào sẽ được chuyển đến ngõ rađầu tiên, trạng thái logic ở các ngõ ra khác sẽ được dịch phải một bit (như hình vẽ),trạng thái logic ở ngõ ra cuối cùng sẽ tự động biến mất

IV IC 74138:

* Giới thiệu IC 74138:

IC 74138 là loại IC dùng giải mã/giải đa hợp (Decoder/Demultiplexer) làm việcđược với tần số cao, nó đặc biệt thích hợp khi dùng làm bộ giải mã địa chỉ tác động vàochân chọn IC (Chip Select) của các IC nhớ lưỡng cực

IC 74138 có sơ đồ chân như sau:

SƠ ĐỒ CHÂN IC 74138

Chức năng các chân của IC 74138:

VCC, GND: dùng cấp nguồn cho IC hoạt động VCC được nối đến cực dương củanguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V)

A0, A1, A2: các ngõ vào chọn trạng thái ngõ ra (có thể coi như đây là các đườngđịa chỉ của IC 74138) Tổ hợp trạng thái logic của 3 ngõ vào này ta sẽ được 8 trạng tháilogic khác nhau ở 8 ngõ ra của IC (23 = 8)

E1, E2, E3: 3 ngõ vào điều khiển IC IC chỉ được phép hoạt động bình thườngkhi cả 3 chân này đều ở mức logic cho phép IC hoạt động (cụ thể là E1, E2 ở mức logicthấp, E3 ở mức logic cao) Chỉ cần 1 trong 3 chân này ở mức logic không phù hợp thì ICsẽ bị cấm ngay lập tức (tất cả các ngõ ra đều ở mức logic cao) bất chấp trạng thái ở cácngõ vào còn lại

O0 – O7: các ngõ ra của IC Tùy thuộc vào trạng thái của các đường địa chỉ mà

ta có trạng thái ở ngõ ra tương ứng Khi IC đang hoạt động bình thường (cả 3 chân điềukhiển đều ở mức logic cho phép) thì tại một thời điểm nhất định chỉ có một ngõ ra duynhất được ở mức logic thấp, tất cả các ngõ còn lại đều phải ở mức logic cao

16

1 2 3 4 5 6 7 815

IC 74138 có sơ đồ mô tả hoạt động bên trong như sau:

Bảng trạng thái của IC 74138:

E1\ E2\ E3 A0 A1 A2 O0\ O1\ O2\ O3\ O4\ O5\ O6\ O7\H

xxxLHLHLHLH

xxxLLHHLLHH

xxxLLLLHHHH

HHHLHHHHHHH

HHHHLHHHHHH

HHHHHLHHHHH

HHHHHHLHHHH

HHHHHHHLHHH

HHHHHHHHLHH

HHHHHHHHHLH

HHHHHHHHHHLH: HIGH Voltage Level

L: LOW Voltage Level.

x: Don’t care

* Nguyên tắc hoạt động của IC 74138:

Dựa vào bảng trạng thái ta thấy: chỉ cần 1 trong 3 chân cho phép (E1, E2, E3) ởtrạng thái cấm (không cho phép IC hoạt động) thì tất cả các ngõ ra của IC 74138 đều ởmức logic cao bất chấp trạng thái logic của các chân địa chỉ (A0, A1, A2) Chẳng hạnnhư khi chân E1 ở mức logic cao thì tất cả các ngõ ra của IC đều ở mức logic cao, bấtchấp trạng thái của các chân còn lại như: E2, E3, A0, A1, A2

Ta nhận thấy khi cả 3 đường địa chỉ đều ở mức logic thấp 00h (với điều kiện làcác ngõ vào điều khiển đều phải ở mức logic thích hợp để IC hoạt động) thì chỉ có duynhất một ngõ ra đầu tiên là ở mức logic thấp, tất cả các ngõ ra còn lại đều ở mức logiccao

Khi địa chỉ đưa vào IC tăng lên một (01h) thì mức logic thấp này được chuyểnđến ngõ ra thứ hai và cũng chỉ có duy nhất ngõ ra này ở mức logic thấp

Khi địa chỉ đưa vào IC là 08h thì mức logic thấp sẽ ở ngõ ra cuối cùng (O7).Như vậy, mức logic thấp ở ngõ ra sẽ di chuyển tương ứng với địa chỉ đưa vào IC

V IC 74373:

* Giới thiệu IC 74373:

IC 74373 gồm 8 mạch chốt là các Flip-Flop cùng với 8 bộ đệm ngõ ra 3 trạngthái IC này có hai chân điều khiển: một chân cho phép nhập dữ liệu vào IC, chân cònlại quyết định việc xuất dữ liệu của IC, cả hai chân này làm việc độc lập với nhau.Trạng thái logic ở ngõ vào và ngõ ra của IC không đảo nhau

IC 74373 có sơ đồ chân như sau:

SƠ ĐỒ CHÂN IC 74373

Chức năng các chân của IC như sau:

VCC, GND: tương tự như các IC trên, hai chân này cũng dùng để cấp nguồn nuôicho IC, VCC cũng nối với +5V, GND được nối mass

LE: latch enable, chân cho phép chốt dữ liệu Khi chân này ở mức logic cao thìdữ liệu mới được phép nhập vào IC, khi nó ở mức logic thấp thì dữ liệu mới không đượcphép nhập vào và dữ liệu cũ (đã được đưa vào trước đó) vẫn còn ở ngõ ra của nó

OE: output enable, chân cho phép xuất dữ liệu Khi chân này ở mức logic thấpthì dữ liệu ở ngõ ra của Flip-Flop (bên trong IC) được đưa ra ngoài Ngược lại, khi chânnày ở mức logic cao thì dữ liệu không được phép đưa ra ngoài và tất cả cá ngõ ra đều ởtrạng thái tổng trở cao.

D1 – D8: data inputs, các ngõ vào của IC Dữ liệu được đưa vào IC thông quacác ngõ này

O1 – O8: outputs, các ngõ ra tương ứng với các ngõ vào trên Cụ thể là ngõ ra O1

tương ứng với ngõ vào D1, O2 tương ứng với D2,… O8 tương ứng với D8

IC 74373 có sơ đồ nội bộ như sau:

Bảng các trạng thái hoạt động của IC 74373:

OUTPUT

ENABLE

(OE)

LATCHENABLE(LE)

Dn On

LLLH

HHLX

HLXX

HL

Q0

Z

H: HIGH Voltage Level

L: LOW Voltage Level

Z: High Impedence (tổng trở cao)

X: Immaterial (không quan trọng)

SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN TRONG CỦA IC 74373

LATCH ENABLE

LE

DG

Dn: ngõ vào thứ n của IC.

On: ngõ ra thứ n (tương ứng ngõ vào thứ n)

* Nguyên tắc hoạt động của IC 74373:

Dựa vào bảng trạng thái ta nhận thấy dữ liệu mới chỉ được phép truyền qua ICkhi cả hai chân điều khiển (LE và OE) ở mức logic thích hợp: LE ở mức logic cao, OE ởmức logic thấp Khi cả hai chân điều khiển ở trạng thái này thì dữ liệu ở ngõ vào sẽđược đưa vào bên trong IC (truyền qua các Flip-Flop) và đưa thẳng ra ngoài thông quacác cổng đệm ngõ ra 3 trạng thái

Khi chân OE ở mức logic thấp (cho phép) mà chân LE cũng ở mức logic thấp(cấm) thì dữ liệu ở ngõ ra của IC là dữ liệu cũ (vừa mới được truyền qua IC) Lúc nàydữ liệu mới ở ngõ vào sẽ không được phép nhập vào IC

Ngược lại, khi chân OE ở mức logic cao thì ngõ ra của IC sẽ ở trạng thái tổng trởcao, bất chấp trạng thái logic của các ngõ vào còn lại Mặc dù ngõ ra ở trạng thái tổngtrở cao nhưng dữ liệu ở ngõ vào (nếu có) vẫn được phép đưa vào IC (đưa đến ngõ racủa các Flip-Flop ở bên trong IC) Dữ liệu này sẽ được phép truyền đến ngõ ra khichân OE về lại mức logic thấp

Khi cả hai chân điều khiển đều ở trạng thái cấm (chân OE ở mức logic cao,chân LE ở mức logic thấp) thì ngõ ra sẽ ở trạng thái tổng trở cao và ngõ vào sẽ khôngđược phép nhập dữ liệu mới vào Như vậy, ở trạng thái này thì IC hoàn toàn không giaotiếp với bất kỳ linh kiện nào khác ở cả ngõ vào và ngõ ra

VI IC 74573:

IC 74573 cũng là một bộ chốt dữ liệu 8 bit giống như IC 74373 Nó cũng có haichân điều khiển việc chốt và xuất dữ liệu, mức logic cho phép của các chân điều khiểnnày cũng giống như ở IC 74373 Ngoài ra, IC 74573 còn có chức năng các chân, bảngtrạng thái, nguyên lý hoạt động đều giống với IC 74373, chỉ có sơ đồ chân là khác

Việc thiết kế các IC như vậy nhằm đáp ứng được các nhu cầu rất đa dạng củangười tiêu dùng, giúp việc sử dụng các IC được linh hoạt hơn trong nhiều ứng dụngkhác nhau

IC 74573 có sơ đồ chân như sau:

SƠ ĐỒ CHÂN IC 74573

VII IC 74241:

* Giới thiệu về IC 74241:

IC 74241 gồm 8 bộ đệm/thúc dữ liệu ở bên trong với ngõ ra 3 trạng thái Cácđường này được chia làm hai nhóm, mỗi nhóm có một chân điều khiển riêng Hai nhómnày làm việc độc lập với nhau, các chân điều khiển cũng không gây ảnh hưởng gì đếnnhau Nói rõ hơn là khi một nhóm có chân điều khiển đang ở trạng thái cho phéptruyền dữ liệu, nhóm còn lại có chân điều khiển ở trạng thái cấm (không cho phéptruyền dữ liệu) thì chỉ có nhóm thứ hai là không được phép truyền dữ liệu, còn nhómthứ nhất được phép truyền tự do

Hai chân điều khiển này có trạng thái logic lúc cho phép đảo nhau nên khi haichân có cùng trạng thái logic thì chỉ có duy nhất một nhóm là được phép truyền dữ liệu,nhóm còn lại sẽ có ngõ ra tổng trở cao

IC 74241 có sơ đồ chân như sau:

SƠ ĐỒ CHÂN IC 74241

Chức năng các chân:

VCC, GND: đây là hai chân cấp nguồn cho IC VCC nối đến +5V, GND nối vớimass (0V) Do là IC số thuộc họ TTL nên nguồn cung cấp cần phải có độ ổn định tốt thì

IC mới làm việc tốt được (VCC ± 5%)

1G: chân điều khiển của nhóm 1 Như đã giới thiệu ở trên thì IC này được chialàm hai nhóm, đây là một nhóm của nó Chân này sẽ cho phép các phần tử trong nhómcủa nó (nhóm 1) được phép hay không được phép truyền dữ liệu Nó tác động ở mứclogic thấp, có nghĩa là khi chân này ở mức logic thấp thì dữ liệu mới được phép truyềnqua, ngược lại khi nó ở mức logic cao thì dữ liệu không được phép truyền qua và ngõ rasẽ ở trạng thái tổng trở cao

2G: chân điều khiển của nhóm 2 Cũng tương tự như chân 1G, chân này điềukhiển việc truyền dữ liệu của các phần tử thuộc nhóm 2 Mức logic cho phép truyền dữliệu của chân này khác với chân trên, nó tác động ở mức logic cao: dữ liệu chỉ đượcphép truyền qua khi nó ở mức logic cao, ngõ ra sẽ ở trạng thái tổng trở cao khi nó ởmức logic thấp

1A1 – 1A4: các ngõ vào của nhóm 1

2A1 – 2A4: các ngõ vào của nhóm 2

2A2 2A

1

2Y21A3

74241

20 19 18 17

2Y3

2A4 2A32G

1G

1Y1 – 1Y4: các ngõ ra của nhóm 1.

2Y1 – 2Y4: các ngõ ra của nhóm 2

IC 74241 có sơ đồ nội bộ như sau:

Bảng các trạng thái hoạt động của IC 74241:

INPUTS OUTPUTS INPUTS OUTPUTS

LHZ

HHL

LHX

LHZ

H: HIGH Voltage Level

L: LOW Voltage Level

X: Immaterial

Z: HIGH Impedence

* Nguyên tắc hoạt động của IC 74241:

Dựa vào bảng các trạng thái hoạt động của IC ta nhận thấy trạng thái hoạt độngcủa nó được chia làm hai nhóm riêng biệt, mỗi nhóm được điều khiển bởi một chânđiều khiển của riêng nó

Do hai chân điều khiển có trạng thái logic khi cho phép là đảo nhau nên ở đâychỉ xét nguyên tắc hoạt động của một nhóm, cách hoạt động của nhóm còn lại cũngđược giải thích tương tự

SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN TRONG CỦA IC 742412G

1A1 1A2 1A3

1G

1A42A1 2A2 2A3 2A4

1Y1 2Y1 1Y2 2Y2 1Y3 2Y3 1Y4 2Y4

Xét nguyên tắc hoạt động của nhóm 1, nhóm này được điều khiển bởi chân 1G.Chân điều khiển của nhóm này tác động ở mức logic thấp, nghĩa là dữ liệu chỉ đượcphép truyền qua khi nó đang ở mức logic thấp Khi chân điều khiển ở mức logic cao thìnó sẽ làm cho cả 4 ngõ ra của nhóm 1 ở trạng thái tổng trở cao, bất chấp trạng tháilogic ở các ngõ vào.

VIII IC 7404:

7404 là loại IC cổng thuộc họ TTL, bên trong nó gồm 6 cổng đảo

Khi số lượng cổng được sử dụng ít hơn 6 thì ở các cổng không sử dụng ta nên nốinó lên +VCC hay nối xuống mass qua một điện trở khoảng vài trăm Ω đến 1KΩ để cáccổng không sử dụng này không gây nhiễu đến quá trình làm việc của các cổng khác

IC 7404 cần nguồn nuôi chuẩn 5V (± 10%)

IC 7404 có sơ đồ chân như sau:

SƠ ĐỒ CHÂN IC 7404Để việc sử dụng IC được tốt hơn thì ta nên xem bảng các thông số của IC 7404

do nhà sản xuất cung cấp

KÝ HIỆU THẤP NHẤT ĐIỂN HÌNH CAO NHẤT ĐƠN VỊ ĐO

Giải thích các chữ viết tắt ở bảng trên

VCC: nguồn cung cấp cho IC

TA: giới hạn nhiệt độ của môi trường làm việc cho IC (IC còn hoạt động đượckhi nhiệt độ môi trường làm việc còn trong giới hạn cho phép, cụ thể là từ 0oC – 70oC)

IOH: dòng ngõ ra của IC khi ngõ ra ở mức logic cao Khi ngõ ra của IC ở mứclogic cao thì có dòng điện từ IC đổ ra để cung cấp cho tải, dòng này có giá trị thấp.

IOL: dòng ngõ ra của IC khi ngõ ra ở mức logic thấp Khi ngõ ra của IC ở mứclogic thấp thì có dòng điện từ ngoài đổ vào IC (từ tải hoặc +VCC đến ngõ vào IC rồixuống mass), dòng này có giá trị cao

CHƯƠNG 3: GIỚI THIỆU VỀ EPROM

I GIỚI THIỆU TỔNG QUÁT VỀ CÁC IC NHỚ:

EPROM là một loại trong họ các IC nhớ Nó có thể lập trình được và xóa đượcrất nhiều lần Trước khi biết cách sử dụng EPROM thì ta cũng nên xem qua một chútvề ý nghĩa của tên gọi cũng như quá trình phát triển của nó

Bộ nhớ bán dẫn được chế tạo đầu tiên có tên gọi là ROM (ROM: Read OnlyMemory có nghĩa là bộ nhớ chỉ đọc) Với ROM, ta chỉ có thể đọc dữ liệu ra chứ khôngthể viết dữ liệu mới vào nó bất cứ khi nào ta muốn ROM có cách truy xuất dữ liệu nhưsau:

ROM nhận mã số vào (các đường địa chỉ) và cho mã số ra tương ứng (dữ liệucần truy xuất) khi được các ngõ vào điều khiển cho phép Do không thể ghi dữ kiệnmới vào nên ROM chỉ được sản xuất hàng loạt ở số lượng lớn và ghi cùng một chươngtrình có độ phổ dụng cao (chương trình được sử dụng trong nhiều ứng dụng thực tế vớisố lượng lớn)

Để đáp ứng cho các nhu cầu riêng biệt hay các yêu cầu có độ phổ dụng khôngcao (sử dụng với số lượng ít), ROM thảo chương được đã được chế tạo (PROM:Programable ROM nghĩa là ROM có thể lập trình được) Tuy nhiên, với PROM thìngười sử dụng chỉ ghi chương trình được có một lần, nếu ghi sai hay muốn đổi chươngtrình khác thì phải thay PROM mới Để khắc phục thiếu sót này, EPROM đã được chếtạo

EPROM (Erasable PROM: ROM có thể lập trình được và xóa được) EPROM cóhai loại là UV-EPROM (Ultra Violet EPROM: EPROM xóa bằng tia cực tím) và E-EPROM (Electrically EPROM: EPROM xóa bằng xung điện) Do UV-EPROM được sửdụng rộng rãi hơn E-EPROM nên khi nói đến EPROM thì thường là nói đến UV-EPROM EPROM được xóa bằng cách rọi tia cực tím với bước sóng và cường độ thíchhợp trong khoảng thời gian mà nhà sản xuất quy định vào cửa sổ xóa trên lưngEPROM Việc xóa E-EPROM được thực hiện bằng các xung điện nên sẽ dễ dàng,nhanh chóng và chính xác hơn khi xóa EPROM Tuy nhiên, để xóa được E-EPROM thìcần phải có các mạch xóa riêng biệt cho từng loại E-EPROM, và mạch xóa này phải

MÃ SỐ VÀO

MÃ SỐ RA

ROM

CÁC NGÕ VÀO ĐIỀU KHIỂN

hoạt động tốt, nếu không sẽ làm cho E-EPROM hoạt động không bình thường (khôngnhư mạch xóa EPROM, có thể xóa được nhiều loại EPROM trong cùng một lúc và chỉcần sử dụng cùng một mạch xóa và nếu mạch xóa có bị hỏng thì ta chỉ không xóa đượcEPROM chứ không ảnh hưởng gì tới sự hoạt động của nó sau này).

Thời gian gần đây có xuất hiện thêm loại IC nhớ mới: bộ nhớ Flash (có ngườigọi là Flash ROM) Nguyên lý hoạt động của bộ nhớ Flash cũng giống như E-EPROM,chỉ có điện thế xóa thấp hơn và tốc độ làm việc của nó nhanh hơn so với E-EPROM.Bộ nhớ Flash này thường được sử dụng thay thế cho các ổ đĩa mềm và cứng trong cácmáy tính xách tay (Notebook) Bộ nhớ Flash có thể hoạt động gần mềm dẻo như RAMnhưng lại không bị mất dữ liệu khi bị mất điện

Các EPROM thường được ký hiệu bắt đầu bằng 27xxx, với x là các số chỉ dunglượng của EPROM và tính bằng Kbit Chẳng hạn như EPROM 2708 có dung lượng bộnhớ là 8 Kbit (tương đương 1 Kbyte do EPROM 2708 có bus dữ liệu dài 8 bit), EPROM

2764 có dung lượng là 64 Kbit (8 Kbyte), EPROM 27256 có dung lượng là 256 Kbit (32Kbyte)…

II CÁCH TRUY XUẤT DỮ LIỆU CỦA EPROM:

Các EPROM đều có cách truy xuất dữ liệu như sau:

Nguyên lý hoạt động của EPROM khi ở chế độ đọc dữ liệu như sau (giải thíchdựa vào hình vẽ trên): địa chỉ đặt vào EPROM sẽ được giải mã thành các địa chỉ hàngvà địa chỉ cột riêng biệt bên trong nó (do ma trận nhớ được tổ chức theo cách chọntrùng phùng) nhờ các mạch X DECODER và Y DECODER Dữ liệu ứng với địa chỉnày sẽ được đưa đến bộ đệm ngõ ra (OUTPUT BUFFER) và chỉ được phép xuất ra khiđược sự cho phép của bộ điều khiển xuất dữ liệu (OUTPUT CONTROL) Do đó cácchân OE, CE phải ở mức logic thấp (0V); các chân PGM, VPP phải ở mức logic cao(VCC) khi EPROM đang ở chế độ đọc dữ liệu

Tổ chức ma trận nhớ theo cách chọn trùng phùng: địa chỉ của một tế bào nhớ

OUTPUT CONTROL

Y DECODER

X DECODER

OUTPUT BUFFER Y GATING

MATRIXMEMORY

và địa chỉ cột đều ở mức logic cao thì mới được chọn để đưa dữ liệu ra ngoài Để hiểurõ hơn về cách tổ chức ma trận nhớ theo cách chọn trùng phùng, ta hãy xem hình vẽsau:

TỔ CHỨC MA TRẬN NHỚ THEO CÁCH CHỌN TRÙNG PHÙNG

Ta nhận thấy trong hình vẽ trên thì tế bào nhớ chỉ có một bit Khi muốn sốlượng bit ở ngõ ra tăng lên thì số lượng bit trong một tế bào nhớ phải tăng lên theo, vàlúc này số lượng đường bit cũng phải tăng lên tương ứng, kéo theo số cổng đệm ngõ racũng phải tăng lên theo

Chẳng hạn như EPROM 2764 có 8 bit ở ngõ ra thì tế bào nhớ của nó phải là 8bit, 8 bit này được đưa đến 8 đường bit riêng biệt, mỗi đường bit cũng được nối đến mộtbộ đệm ngõ ra riêng biệt

III KHẢO SÁT VÀI EPROM THÔNG DỤNG:

HÀNG)

1TRONG

M

ĐỆM NGÕ RACác đường từ Y (cột)Tế bào nhớ (1 bit)Các đường từ X (hàng)

Đường bit

Dữ liệu ra

SƠ ĐỒ CHÂN EPROM 2732

EPROM 2732 có bảng trạng thái hoạt động như sau:

Pins

MODE

CE(18)

Standby VIH Don’t Care +5V High Z

Program Verify VIL VIL +5V Dout

Program Inhibit VIH VPP +5V High Z

Chức năng các chân:

VCC, GND: là hai chân cấp nguồn cho EPROM, VCC nối với +5V, GND nối mass(0V) Nguồn nuôi cho EPROM cần có độ ổn định cao Khi cấp nguồn thì phải luôn luônđúng cực tính, không được phép sai

CE: chip enable, chân chọn IC Chỉ ở trạng thái chờ và cấm nạp trình thì chânnày mới ở mức logic cao, các trạng thái còn lại thì nó phải ở mức logic thấp Khi CEđược đưa lên mức logic cao thì các ngõ ra của EPROM sẽ ở trạng thái tổng trở cao, bấtchấp trạng thái logic ở các ngõ vào còn lại

OE/VPP: chân này có hai chức năng là cho phép xuất dữ liệu và điều khiển nạptrình Khi EPROM đang đọc dữ liệu thì chân này phải ở mức logic thấp, còn khi nạpchương trình thì chân này phải ở mức logic cao (VPP, giá trị VPP này được nhà sản xuấtquy định)

A0 ~ A11: các đường địa chỉ của EPROM, khi nạp chương trình hoặc truy xuất dữliệu thì đều cần các đường địa chỉ này Khi áp địa chỉ ô nhớ cần truy xuất hoặc cần nạpchương trình vào thì các bộ giải mã hàng và giải mã cột bên trong EPROM sẽ chọn lấy

tế bào nhớ ở đúng địa chỉ cần truy xuất hoặc nạp trình để từ đó dữ liệu được lấy ra (lúctruy xuất) hoặc nạp vào (khi nạp trình).

D0 ~ D7: các đường dữ liệu của EPROM Khi EPROM đang nạp trình thì nó cónhiệm vụ đưa dữ liệu vào bên trong EPROM, còn khi đang đọc thì nó lại lấy dữ liệu từbên trong EPROM đưa ra ngoài Do khi ở trạng thái chờ thì các đường dữ liệu này sẽ ởtrạng thái tổng trở cao nên ta có thể mắc song song các ngõ ra của nhiều EPROM lạivới nhau được, điều này rất thiết thực với những ứng dụng cần nhiều bộ nhớ

2 EPROM 2764:

EPROM 2764 có dung lượng nhớ lớn gấp đôi EPROM 2732 (8 Kbyte), nó có tấtcả là 28 chân Trong đó có 13 chân được dùng làm đường địa chỉ, 8 chân làm đường dữliệu, các chân còn lại dùng cấp nguồn và điều khiển

EPROM 2764 có sơ đồ chân như sau:

SƠ ĐỒ CHÂN EPROM 2764

EPROM 2764 có bảng trạng thái như sau:

Mode Pins CE

(20)

OE(22)

PGM(27)

Chức năng các chân của EPROM:

VCC, GND: cấp nguồn cho EPROM, +5V cho VCC, GND nối mass

32

2326

CE: chân chọn IC Cũng giống như EPROM 2732, chân này chỉ ở mức logic caokhi ở trạng thái chờ hoặc cấm nạp trình Khi EPROM ở các trạng thái còn lại thì chânnày ở mức logic thấp.

OE: chân cho phép xuất dữ liệu ra ngoài Khi ở trạng thái đọc hoặc kiểm chươngtrình (ở cả hai trạng thái này EPROM đều xuất dữ liệu) thì chân OE phải ở mức logicthấp Ở các trạng thái còn lại của EPROM thì mức logic của chân này không quantrọng (mức logic thấp hay cao đều không ảnh hưởng đến quá trình làm việc củaEPROM)

PGM: chân điều khiển việc nạp trình của EPROM Khi EPROM đang đọc dữliệu thì PGM ở mức logic cao (VCC) Khi đang nạp chương trình thì PGM được hạ xuốngmức thấp trong khoảng thời gian 50 ms Mỗi lần có xung này thì dữ liệu được đưa vào ônhớ có địa chỉ tương ứng với địa chỉ đang đặt vào EPROM

VPP: ở trạng thái đọc (Read) hoặc chờ (Standby) thì VPP = VCC, khi ở trạng tháinạp chương trình (Program), kiểm chương trình (Program Verify) hoặc cấm nạp chươngtrình (Program Inhibit) thì VPP = VPP, giá trị VPP này tùy thuộc từng loại EPROM và đượcnhà sản xuất cung cấp

A0 ~ A12: các đường địa chỉ của EPROM Lúc nạp trình cũng như truy xuất dữliệu đều cần địa chỉ cho EPROM Chính nhờ các đường địa chỉ này mà dữ liệu bêntrong EPROM được tổ chức một cách có trật tự, giúp cho việc truy xuất dữ liệu nàyđược thực hiện một cách dễ dàng

D0 ~ D7: các đường dữ liệu của EPROM, nhận dữ liệu đưa vào EPROM khi nạpchương trình và đưa dữ liệu ra khi EPROM ở trạng thái đọc

NC: No internal Conection, chân này được để trống (không nối với bất kỳ chânnào khác)

3 EPROM 27128:

EPROM 27128 có dung lượng nhớ là 16 Kbyte, số lượng chân cũng như cách bốtrí các chân giống hệt như EPROM 2764, chỉ có chân NC của EPROM 2764 được thaybằng chân A13 (đường địa chỉ cuối cùng) của EPROM 27128

EPROM 27128 có sơ đồ chân như sau:

32

2326

SƠ ĐỒ CHÂN EPROM 27128Bảng trạng thái, chức năng các chân, cách truy xuất dữ liệu cũng như nạp trìnhcủa EPROM 27128 đều giống với EPROM 2764.

CHƯƠNG 4: GIỚI THIỆU CÁC LINH KIỆN ĐIỆN TỬ ĐIỀU

KHIỂN CÔNG SUẤT LỚN

Do đề tài này là mạch quang báo nên các ứng dụng của những linh kiện điện tửcông suất lớn trên được giới thiệu ở đây chỉ xoay quanh vấn đề hiển thị các bảng đèn

Để đáp ứng cho các yêu cầu về hiển thị lớn như các bảng quang báo đặt ởquảng trường thì cần phải dùng đến các thiết bị điện tử công suất lớn Có nhiều loạilinh kiện có thể dùng được như : SCR, các loại opto (bộ ghép quang), Solid StateRelay…

I DIODE CHỈNH LƯU CÓ ĐIỀU KHIỂN SCR:

SCR (Silicon Control Rectifier) có cấu trúc 4 lớp P-N-P-N được chế tạo từ Silic.SCR có 3 cực được ký hiệu như sau: A (Anode), K (Cathode), G (Gate: cổng)

SCR thường được dùng trong mạch khống chế điều khiển, chịu được công suấtlớn, dòng điện lớn cũng như làm việc được ở nhiệt độ cao

Đặc tuyến Volt-Ampe của SCR

VAK0: điện áp cắt thuận

IH: dòng điện duy trì

IAK: dòng điện qua SCR

VAK: điện áp đặt trên hai cực SCR

Thông qua cực G để điều khiển tác dụng chỉnh lưu của SCR Chế độ làm việccủa SCR có thể phân ra 3 trường hợp sau: