Đồ án tốt nghiệp : Mạch quang báo led 7 đoạn hiển thị giá vàng,usd

có fide code và fide mo phỏng trên proteuscó slides thuyết trình có tài liệu tham khảoDANH MỤC CÁC BẢNG, SƠ ĐỒ, HÌNH:0Chương 1: GIỚI THIỆU PHẦN CỨNG.11.1. Khối điều khiển trung tâm:11.1.1. Sơ đồ khối của một hệ vi xử lý11.1.2. Đơn vị xử lý trung tâm:21.1.3. Các chân của chip 89V51RB2:31.2. IC 74LS15471.2.1. Sơ đồ chân IC 74LS15471.2.2. Bảng trạng thái IC74LS15491.2.3. Nguyên tắc hoạt động của IC 74LS15491.3. IC 7805(IC ổn áp):101.4. TRANSISTOR ỔN DÒNG 2SB68810Chương 2: SƠ ĐỒ KHỐI112.1. Khối vi điều khiển và port mở rộng:122.2. Khối LED 7 đoạn132.3. Khối phím Matrix:132.4. Khối nguồn:14Chương 3: LƯU ĐỒ GIẢI THUẬT CỦA CHƯƠNG TRÌNH.15Chương 4: PHỤ LỤC17TÀI LIỆU THAM KHẢO30

MỤC LỤC.

DANH MỤC CÁC BẢNG, SƠ ĐỒ, HÌNH: 0

Chương 1: GIỚI THIỆU PHẦN CỨNG 1

1.1 Khối điều khiển trung tâm: 1

1.1.1 Sơ đồ khối của một hệ vi xử lý 1

1.1.2 Đơn vị xử lý trung tâm: 2

1.1.3 Các chân của chip 89V51RB2: 3

1.2 IC 74LS154 7

1.2.1 Sơ đồ chân IC 74LS154 7

1.2.2 Bảng trạng thái IC74LS154 9

1.2.3 Nguyên tắc hoạt động của IC 74LS154 9

1.3 IC 7805(IC ổn áp): 10

1.4 TRANSISTOR ỔN DÒNG 2SB688 10

Chương 2: SƠ ĐỒ KHỐI 11

2.1 Khối vi điều khiển và port mở rộng: 12

2.2 Khối LED 7 đoạn 13

2.3 Khối phím Matrix: 13

2.4 Khối nguồn: 14

Chương 3: LƯU ĐỒ GIẢI THUẬT CỦA CHƯƠNG TRÌNH 15

Chương 4: PHỤ LỤC 17

TÀI LIỆU THAM KHẢO 30

HÌNH 1.2: Sơ đồ chân của chip 89V51RB2.

HÌNH 1.3: Cấu tạo bên trong IC 74LS154

HÌNH 1.4: Sơ đồ chân IC 74LS154

HÌNH 1.5: a,b: cấu tạo và sơ đồ chân của IC 7805

HÌNH 1.6: Transistor ổn dòng 2SB688

HÌNH 2.1: Sơ đồ nguyên lí khối IC

HÌNH 2.2: Sơ đồ nguyên lí khối LED 7 đoạn

HÌNH 2.3: Sơ đồ nguyên lí khối bàn phím

HÌNH 2.4: Sơ đồ nguyên lí khối nguồn

Chương 1: GIỚI THIỆU PHẦN CỨNG.

1.1 Khối điều khiển trung tâm:

Vi điều khiển 89V51RB2 Với 4 Port điều khiển

1.1.1.Sơ đồ khối của một hệ vi xử lý:

 Phần cứng (hardware): các thiết bị ngoại vi để giao tiếp với con người

 Phần mềm (software): chương trình để xử lý dữ liệu

- CPU (Central Processing Unit): đơn vị xử lý trung tâm

- RAM (Random Access Memory): bộ nhớ truy xuất ngẫu nhiên

- Rom (Read Only Memory): bộ nhớ chỉ đọc

- Interface Circuitry: mạch điện giao tiếp

- Peripheral Devices (Input): các thiết bị ngoại vi (thiết bị nhập)

- Peripheral Devices (Output): các thiết bị ngoại vi (thiết bị xuất)

- Addressbus: bus địa chỉ.

- Data bus: bus dữ liệu

- Control bus: bus điều khiển

1.1.2.Đơn vị xử lý trung tâm:

 CPU đóng vai trò chủ đạo trong hệ vi xử lý, nó quản lý tất cả các hoạtđộng của hệ và thực hiện tất cả các thao tác trên dữ liệu

 CPU là một vi mạch điện tử có độ tích hợp cao Khi hoạt động CPU đọc

mã lệnh được ghi dưới dạng các bit 0 và bit 1 từ bộ nhớ, sau đó nó sẽthực hiện giải mã các lệnh này thành các dãy xung điều khiển tương ứngvới các thao tác trong lệnh để điều khiển các khối khác thực hiện từngbước các thao tác đó và từ đó tạo ra các xung điều khiển cho toàn hệ

 IR/IP (Instruction Register/Intruction Pointer): thanh ghi lệnh/con trỏlệnh

 PC (Program Counter): bộ đếm chương trình

 Instruction decode and control unit: đơn vị giải mã lệnh và điều khiển

 ALU (arithmetic and Logic Unit): đơn vị số học và logic

 Registers: Các thanh ghi

 Khi hoạt động CPU sẽ thực hiện liên tục 2 thao tác: tìm nạp lệnh và giải

mã - thực hiện lệnh

1.1.2.1 Thao tác tìm nạp lệnh:

 Nội dung của thanh ghi PC được CPU đưa lên bus địa chỉ

 Tín hiệu điều khiển đọc (Read) chuyển sang trạng thái tích cực

 Mã lệnh (Opcode) từ bộ nhớ được đưa lên bus dữ liệu

 Nội dung của thanh ghi PC tăng lên một đơn vị để chuẩn bị tìm nạp lệnh kếtiếp từ bộ nhớ

1.1.2.2 Thao tác giải mã - thực hiện lệnh:

 Mã lệnh từ thanh ghi IR được đưa vào đơn vị giải mã lệnh và điều khiển

 Đơn vị giải mã lệnh và điều khiển sẽ thực hiện giải mã opcode và tạo ra các tínhiệu để điều khiển việc xuất nhập dữ liệu giữ ALU và các thanh ghi

 Căn cứ trên các tín hiệu điều khiển này, ALU thực hịên các thao tác đã đượcxác định

 Một chuỗi các lệnh (Opcode) kết hợp lại với nhau để thực hiện một công việc

có nghĩa được gọi là chương trình (Program) hay phần mềm

1.1.2.3 Bộ nhớ bán dẫn là một khác rất quan trọng của hệ vi xử lý, các chương trình

và dữ liệu đều được lưu trữ trong bộ nhớ:

Bộ nhớ bán dẫn trong hệ vi xử lý gồm:

 ROM: bộ nhớ chương trình _ lưu giữ chương trình điều khiển hoạt động củatoàn hệ thống.

 RAM: bộ nhớ dữ liệu _ lưu giữ dữ liệu, một phần chương trình điều khiển hệthống, các ứng dụng và kết quả tính toán

 Sơ lược về cấu trúc và phân loại ROM – RAM:

ROM (Read Only Memory): bộ nhớ chỉ đọc

RAM (Random Access Memory): bộ nhớ truy xuất ngẫu nhiên (bộ nhớ ghiđọc)

1.1.3.Các chân của chip 89V51RB2:

1.1.3.1 Sơ đồ khối và chức năng các khối của chip 89V51RB2:

 CPU (Central Processing Unit): Đơn vị xử lý trung tâm tính toán và điều khiểnquá trình hoạt động của hệ thống

 OSC (Oscillator): Mạch dao động tạo tín hiệu xung clock cung cấp cho cáckhối trong chip hoạt động

 Interrupt control: Điều khiển ngắt nhận tín hiệu ngắt từ bên ngoài (INT0\,INT1\), từ bộ định thời (TIMER0, TIMER1) và từ cổng nối tiếp (SERIALPORT), lần lượt đưa các tín hiệu ngắt này đến CPU để xử lý

 Other registers: Các thanh ghi khác lưu trữ dữ liệu của các port xuất/nhập,trạng thái làm việc của các khối trong chip trong suốt quá trình hoạt động của

 Serial port: Port nối tiếp điều khiển việc xuất nhập dữ liệu dưới dạng nối tiếpgiữa trong và ngoài chip thông qua các chân TxD, RxD

 Timer 0, Timer 1: Bộ định thời 0, 1 dùng để định thời gian hoặc đếm sự kiện(đếm xung) thông qua các chân T0, T1

 Bus control: Điều khiển bus _ điều khiển hoạt động của hệ thống bus và việc dichuyển thông tin trên hệ thống bus

 Bus system: Hệ thống bus _ liên kết các khối trong chip lại với nhau

1.1.3.2 Chức năng các chân của chip 8051:

Chip 89V51: gồm 40 chân

 2 chân nguồn cấp điện (VCC, VSS).

 32 chân xuất/nhập

 6 chân chức năng (EA, ALE, PSEN, XTAL1, XTAL2, RST)

 Port xuất/nhập 8 bit (P0.0 – P0.7)

 Port xuất/nhập 8 bit (P1.0 – P1.7)

 Port xuất/nhập 8 bit (P2.0 – P2.7)

 Port xuất/nhập 8 bit (P3.0 – P3.7)

Hình 1.2: Sơ đồ chân của chip 89V51RB2.

 Port 0:

- Port 0 (P0.0 – P0.7) có số chân từ 32 – 39

- Port 0 có hai chức năng:

• Port xuất nhập dữ liệu (P0.0 - P0.7) không sử dụng bộ nhớ ngoài

• Bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7) có sửdụng bộ nhớ ngoài

+ Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập dữ liệu thì phải sử dụng cácđiện trở kéo lên bên ngoài

Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào của dữ liệu(D0 -> D7)

 Port 1:

- Port 1 (P1.0 – P1.7) có số chân từ 1 – 8

- Port 1 có một chức năng:

Port xuất nhập dữ liệu (P1.0 – P1.7) sử dụng hoặc không sử dụng bộnhớ ngoài.

- Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào củađịa chỉ byte thấp (A0 – A7)

 Port 2:

- Port 2 (P2.0 – P2.7) có số chân từ 21 – 28

- Port 2 có hai chức năng:

 Port xuất nhập dữ liệu (P2.0 – P2.7) không sử dụng bộ nhớngoài

 Bus địa chỉ byte cao (A8 – A15) có sử dụng bộ nhớ ngoài

- Khi lập trình cho ROM trong chip thì Port 2 đóng vai trò là ngõ vào củađịa chỉ byte cao (A8 – A11) và các tín hiệu điều khiển

 Port 3:

- Port 3 (P3.0 – P3.7) có số chân từ 10 – 17

- Port 0 có hai chức năng:

 Port xuất nhập dữ liệu (P3.0 – P3.7) không sử dụng bộ nhớ ngoàihoặc các chức năng đặc biệt

 Các tín hiệu điều khiển có sử dụng bộ nhớ ngoài hoặc các chứcnăng đặc biệt

- Khi lập trình cho ROM trong chip thì Port 3 đóng vai trò là ngõ vào củacác tín hiệu điều khiển

P3.0 RxD B0H Chân nhận dữ liệu của port nối tiếp

P3.1 TxD B1H Chân phát dữ liệu của port nối tiếp

P3.6 WR\ B6H Điều khiển ghi bộ nhớ dữ liệu Ram ngoài

P3.7 RD\ B7H Điều khiển đọc bộ nhớ dữ liệu Ram ngoài

Bảng 1.1: Chức năng của các chân Port3.

 Chân PSEN\:

- PSEN (Program Store Enable): cho phép bộ nhớ chương trình, chân số29

- Chức năng:

• Là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM)ngoài.

• Là tín hiệu xuất, tích cực mức thấp

PSEN\ = 0 _ trong thời gian CPU tìm-nạp lệnh từ ROM ngoài

PSEN\ = 1 _ CPU sử dụng ROM trong (không sử dụng ROM ngoài)

- Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường đượcnối với chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từROM ngoài

• Là tín hiệu xuất, tích cực mức cao

ALE = 0 _ trong thời gian bus AD0 – AD7 đóng vai trò là bus D0 – D7

ALE = 1 _ trong thời gian bus AD0 – AD7 đóng vai trò là bus A0 – A7

- Khi lập trình cho ROM trong chip thì chân ALE đóng vai trò là ngõ vàocủa xung lập trình (PGM\)

Khi lệnh lấy dữ liệu từ RAM ngoài (MOVX) được thực hiện thì 1 xung ALE

EA\ = 0 _ Chip 8051 sử dụng chương trình của ROM ngoài

EA\ = 1 _ Chip 8051 sử dụng chương trình của ROM trong

- Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vàocủa điện áp lập trình (Vpp = 12V/89xx, 21V/80xx, 87xx)

+ Lưu ý: Chân EA\ luôn luôn phải được nối lên Vcc (sử dụng chương trình củaROM trong) hoặc xuống Vss (sử dụng chương trình của ROM ngoài)

 Chân XTAL1, XTAL2:

- XTAL (Crystal): tinh thể thạch anh, chân số 18-19

- Chức năng:

• Dùng để nối với thạch anh hoặc mạch dao động tạo xung clockbên ngoài, cung cấp tín hiệu xung clock cho chip hoạt động

• XTAL1 _ ngõ vào mạch tạo xung clock trong chip.

• XTAL2 _ ngõ ra mạch tạo xung clock trong chip

RST = 0 _ Chip 8051 hoạt động bình thường

RST = 1 _ Chip 8051 được thiết lặp lại trạng thái ban đầu

 Bộ vi xử lý có không gian bộ nhớ chung cho dữ liệu vàchương trình

 Chương trình và dữ liệu nằm chung trên RAM

 Bộ vi điều khiển có không gian bộ nhớ riêng cho dữ liệu vàchương trình

 Chương trình và dữ liệu nằm riêng trên ROM và RAM

Bảng 1.2: Tổ chức bộ nhớ của chip 89V51RB2.

1.2 IC 74LS154:

IC 74LS154 là loại IC dùng để giải mã ,giải đa hợp (Decoder/Demultiplexer)

1.2.1 Sơ đồ chân IC 74LS154.

Chức năng các chân của IC 74LS154:

Chân 24, 12(VCC, GND): dùng cấp nguuồn cho IC hoạt động

Chân 18, 19(G1, G2): các ngõ vào cho phép IC hoạt động, trong một thời điểm chỉ

có 1 IC hoạt động, IC bị cấm hoạt động thì tất cả ngõ ra đều ở mức logic cao (bất chấpngõ vào ở trạng thái nào)

Chân 23, 22, 21, 20(A,B,C,D): các ngõ vào quy định trạng thái ngõ ra

Chân 1-11,13-15(O0-O15): các ngõ ra của IC

Tuỳ thuộc vào trạng thái của các đường địa chỉ mà ta có ngõ ra tương ứng, khi cả hai ngõvào G1, G2 ở mức logic thấp thì IC hoạt động bình thường, tại một thời điểm chỉ có mộtngõ ra ở mức logíc thấp, tất cả các ngõ còn lại đều ở mức logic cao

Sơ đồ bên trong ic 74LS154:

Hình 1.3: Cấu tạo bên trong IC 74LS154.

Hình 1.4: Sơ đồ chân IC 74LS154.

1.2.2 Bảng trạng thái IC74LS154:

Bảng 1.3: Bảng trạng thái IC74LS154.

H: high voltage level

L: low voltage level

x: giá trị bất kì

1.2.3 Nguyên tắc hoạt động của IC 74LS154:

Dựa vào bảng trạng thái ta thấy: chỉ cần chân G1, G2 ở trạng thái cấm (không chophép IC hoạt động) thì tất cả ngõ ra của IC 74LS154 đều ở mức logic cao bất chấp trạngthái ở các chân địa chỉ (A,B,C,D) Chẳng hạn như khi chân G1 ở mức logic cao thì tất cảcác ngõ ra của IC đều ở mức logic cao bất chấp trạng thái của các chân còn lại như G2,

A, B, C, D

Khi các đường địa chỉ vào từ 01H_08H thì mức logic thấp duy nhất ở ngõ ra sẽ dichuyển từ ngõ ra (O0_O7)

1.3 IC 7805(IC ổn áp):

Hình 1.5: a,b: cấu tạo và sơ đồ chân của IC 7805.

IC 7805 là IC ổn áp dương, hai số sau chỉ điện áp ra cố định của nó, ví dụ như 7805 ổn ápdương có điện áp ngõ ra là 5V, 7812 có điện áp ra là 12V…Tuỳ theo dòng điện ở ngõ ra,người ta thêm chữ để chỉ về dòng điện

V

I

0,33µ F

0,1µF

7805

VO

3

7805132

78LXX: dòng điện danh định 100mA (L:Low).

78XX: dòng điện danh định là 1A

78HXX: dòng điện danh định là 5A (H:High)

1.4 TRANSISTOR ỔN DÒNG 2SB688:

Hình 1.6: Transistor ổn dòng 2SB68

Chương 2: Sơ đồ khối Trang 11

Chương 2: SƠ ĐỒ KHỐI.

Sơ đồ 2.1: Sơ đồ khối toàn bộ chương trình.

Chương 2: Sơ đồ khối Trang 11

Chức năng của từng khối :

2.1 Khối vi điều khiển và port mở rộng:

0

U 3

7 4 1 5 4 1 2 3 4 5 6 7 8 9

0

0

R 2 R

J 1

1 2 3 4

R 4

J 4

1 2 3 4

C 5

3 0 p F

R 7 R

R 9

8 , 2 K

J 6

1 2 3 4

V C C

V C C

J 8

1 2 3 4

R 5 R

Hình 2.1: Sơ đồ nguyên lí khối IC.

IC 89V51RB2 là khối điều khiển trung tâm, khối này nhận tín hiệu điều khiển từ bànphím thông qua Port 0 đồng thời cũng xuất dữ liệu cho khối phân kênh thông qua Port 2

để quét hàng và xuất dữ liệu hiển thị ra cột thông qua Port 1

Khối phân kênh dùng IC 74LS154 dùng điều khiển hoạt động của 4 LED 7 đoạn Việc dùng IC 74LS154 làm giảm bớt việc phải tốn Port ở khối CPU do IC này phân kênh 416 ( 2 IC sẽ được 32 đường điều khiển )

Chương 2: Sơ đồ khối Trang 13

2.2 Khối LED 7 đoạn:

5

6 7

8 9

1 0 e

d A Nc

d p

b a

5

6 7

8 9

1 0 e

d A Nc

d p

b a

5

6 7

8 9

1 0 e

d A Nc

d p

b a

1 0

e

d A Nc

d p

b a

5

6 7

8 9

1 0 e

A N c

d p

b a

5

6 7

8 9

1 0 e

A N c

d p

b a

5

6 7

8 9

1 0 e

d A Nc

d p

b a

5

6 7

8 9

1 0 e

d A Nc

d p

b a

Hình 2.2: Sơ đồ nguyên lí khối LED 7 đoạn.

Khối hiển thị gồm 16 LED 7 đoạn loại Anode chung được chia làm 4 khối Mỗi khối gốm

4 LED được mắc theo phương pháp đa hợp Tất cả các doạn của LED được nối chungvào nhau và vào một Port điếu khiển còn Anode của tất cả các LED sẽ được nối vào mộtPort điều khiển khác và được cấp tín hiệu quét LED một cách tuần tự (tại mỗi thời điểmchỉ có một LED được cấp nguồn hoạt động) Khi cấp tín hiệu hiệu quét LED cho mộtLED thì chỉ có LED đó được cấp nguồn rối đưa mã 7 đoạn tương ứng của số cần hiển thị

ra LED 7 đoạn đó Quá trình diễn ra tương tự và liên tục với các LED tiếp theo, và dohiện tượng lưu ảnh của mắt mà ta thấy được các LED gần như sáng cùng một lúc

2.3 Khối phím Matrix:

Khối bàn phím này được thiết kế dựa vào cấu trúc hàng và cột của ma trận Bàn phímgồm 16 phím được sắp xếp theo ma trận 4x4 (4 hàng x 4 cột) Các hàng và cột của ma trận phím này được kết nối với vi điều khiển thông qua đầu nối jack 8 R0-R3 các hàng của ma trận phím C0-C3 các cột của ma trận phím

Chương 2: Sơ đồ khối Trang 13

Chương 2: Sơ đồ khối Trang 14

Hình 2.4: Sơ đồ nguyên lí khối nguồn.

Mạch ổn áp có điện áp ngõ ra cố định 5V sử dụng IC ổn áp 7805 (ổn áp dương có điện ápngõ ra là 5V, dòng điện ngõ ra đến 1A)

Các tụ 0,33 và 0,1uF dùng chống nhiễu Phần tử điện trở công suất chủ yếu của mạch này

là bảng đèn IC ổn áp 7805 chịu đựoc dòng đển 1A nên bảo đảm cung cấp dòng cho toàn mạch mà bản thân nó không bị quá dòng Cùng với transistor ổn dòng B688 để đảm bảo

đủ dòng cung cấp cho toàn bộ khối hiển thị với 16 LED 7 đoạn

Chương 3: Lưu đồ giải thuật của chương trình Trang 15

Chương 3: Lưu đồ giải thuật của chương trình Trang 15

CHỈNH 2, CHỈNH 3, CHỈNH 4 TƯƠNG TỰ

Chương 3: Lưu đồ giải thuật của chương trình Trang 15

Chương 3: Lưu đồ giải thuật của chương trình Trang 15

Chương 3: Lưu đồ giải thuật của chương trình Trang 15

Chương 4: Phụ lục Trang 19

1 Datasheet 74LS154, 2BS688.

2 Giáo trình vi xử lý, Phạm Quang Trí, Trường ĐHCN TP Hồ Chí Minh.

3 Họ vi điều khiển 8051, Tống Văn On,

4 Microcontroller, Nguyễn Tăng Cường, Phan Quốc Thắng

5 Thí nghiệm vi xử lý, Phạm Quang Trí Trường ĐHCN TP Hồ Chí Minh.