1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

báo cáo chuyên đề FPGA

28 346 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 28
Dung lượng 542,89 KB

Nội dung

Bao cao Chuyen de FPGA direct MA

Trang 1

BÁO CÁO CHUYÊN ĐỀ

ĐIỀU CHẾ DIRECT MATRIX CONVERTER BẰNG GIẢI THUẬT ĐIỀU CHẾ VECTOR KHÔNG GIAN TRÊN FPGA

Chuyên ngành: Thiết bị mạng và nhà máy điện Khóa: K2008

Cán bộ hướng dẫn: PGS.TS NGUYỄN VĂN NHỜ

Trang 2

1.Giới thiệu:

Bộ biến đổi ma trận (MC) là các dãy khoá bán dẫn được bố trí thành dạng ma trận 3x3 và được kết nối trực tiếp với 3 pha nguồn tới 3 pha tải Những thuận lợi chính của MC là không có thành phần trung gian DC, cung cấp công suất hai chiều và có thể điều chỉnh hệ số công suất đầu vào.

Trang 3

Bộ biến đổi ma trận được chia làm 2 loại là trực tiếp và gián tiếp.

- Phương pháp gián tiếp có hai loại :

+ thứ nhất : Gồm hai hệ thống ảo là phần chỉnh lưu

3 pha và phần nghịch lưu 3 pha thông qua một thành phần DC ảo [3].

+ Thứ hai : Gồm hai cấu trúc độc lập với nhau một phần là chỉnh lưu và một phần là nghịch lưu độc lập bộ này gọi là spare matrix converter.

- Phương pháp trực tiếp phần chỉnh lưu và nghịch lưu nằm trong giải thuật điều chế vec tơ không gian hoặc sóng mang.

Trang 4

1.2 Những vấn đề cơ bản của direct matrix converter (DMC):

Direct matrix converter (DMC) có những ưu điểm hơn bộ biến tần truyền thống cùng bậc là nó cung cấp dòng vào và áp ra có dạng gần sin và giảm tối thiểu sóng hài bậc cao và không có sóng hài bậc 3 và nó hoàn toàn kiểm soát được hệ số công suất đầu vào và loại bỏ hoàn toàn thành phần dự trữ năng lượng cồng kềnh là

tụ điện.

Bên cạch đó nó cũng còn một vài hạn chế là để đạt được dòng vào và áp ra dạng sin thì tỉ số điều chế điện

áp chỉ đạt được 0.866, nó cần nhiều thiết bị bán dẫn hơn bộ chuyển đổi gián tiếp (indirect matrix converter).

Trang 5

Mô hình direct matrix converter :

Hình 1 : Mô hình cơ bản của bộ direct matrix converter.

a

Trang 6

- Điện áp ngỏ ra :

Vì không có thành phần phần tích trữ năng lượng nên điện áp

ra được tạo ra một cách trực tiếp từ điện áp vào, mỗi điện áp đầu

ra được lấy từ từng mảnh theo trình tự của điện áp ngỏ vào.

Hình 2 : Dạng sóng điện áp ngỏ ra của bộ biến đổi ma trận

Trang 7

- Dòng điện vào :

Cũng giống điện áp đầu ra dòng điện vào cũng được tạo ra bằng cách tổng hợp trực tiếp từ dòng điện ngỏ ra, mỗi dòng điện đầu vào được lấy từ từng mảnh của dạng sóng dòng điện ngỏ ra.

Hình 3 : Dạng sóng dòng điện vào của bộ biến đổi

ma trận

Trang 8

- Kiểm soát hệ số công suất đầu vào :

Hình 4 : Đi n áp vào và giá tr t c th i, giá tr trung

bình c a dòng điện

Trang 9

2 Giải thuật điều chế vec tơ không gian

Điều chế vectơ không gian (SVM) là kỹ thuật điều khiển được áp dụng rộng rãi trong điều khiển tốc độ và nói chung là sử dụng trong điều khiển chuyển đổi công suất Mục đích của kỹ thuật SVM trong bộ biến đổi ma trận là tạo ra vec tơ điện áp đầu ra và dòng vào mong muốn từ vec tơ điện áp đầu vào và dòng điện đầu ra.

Trong bộ biến đổi ma trận có tổng cộng 27 trạng thái vec tơ được tổng hợp trong trong bảng sau :

Trang 10

Bng 1 : Bng 27 trng thái vector cho matrix converter

Trang 11

21 trạng thái bao gồm vec tơ dòng điện vào và vec tơ điện

áp ra sẽ được trình bài trong hình 5hình 6

Hình 5 :Dng vector đng và vector

không ca vector đin áp ngõ ra

Hình 6 :Dng vec tơ đng và vector không ca vector dòng đin vào

Trang 12

Nguyên lý hoạt động của giải thuật dựa trên việc chọn 4 vec tơ động trong một khoảng thời gian tc của một chu kỳ đóng cắt, vec tơ 0 dùng để phối hợp đệm.

Để giải thích rõ ràng hơn giải thuật, xem hình 7 và hình 8 ở đây vo là vector điện áp đầu ra còn ii là dòng

điện đầu vào và ở đây ta xét hai vector cùng nằm trong sector 1.

Hình 7 : Ví d vector đin áp ra Hình 8 : ví d vector dòng đin vào

Trang 13

Gọi d là thời gian đóng của các trạng thái ta có.

Giả sử tính trong trường hợp góc φi =0 và điện áp nguồn cung cấp có dạng :Vab = vi cos αi

Vbc = vi cos(αi - 2pi/3)

Vca = vi cos(αi - 4pi/3)

Từ hình 7 và hình 8 và bảng 1 :

) α 6

π sin(

3

2 v ' v vca 3

2 d3 vab 3

2

) 6

sin(

3

2 )

3 / 4 cos(

3

2 3 cos

i

v

v pi

d d

2 ' 3

2 '' 3

Chia 2.6, 2.7 ta được,

0 ) 6

sin 3 )

6 sin

cos 3 3

Trang 14

Thay 2.8 vào 2.5 ta được

) 3

cos(

) 6

v

v

) 3

cos(

) 6

v

v

) 3

cos(

) 3

cos(

) 3

cos(

) 3

v

v

) 3

cos(

) 3

v

v

2.10 2.9

2.11 2.12

Trang 15

d1 d2 d3 d4 d1 d2 d3 d4

d1 d2 d3 d4 d1 d2 d3 d4

d1 d2 d3 d4 d1 d2 d3 d4

+4 -5 -7 +8 -7 +8 +1 -2

+1 -2 -4 +5 +4 -5 -7 +8

-7 +8 +1 -2 +1 -2 -4 +5

6

-5 +6 +8 -9 +8 -9 -2 +3

-2 +3 +5 -6 -5 +6 +8 -9

+8 -9 -2 +3 -2 +3 +5 -6

5

+6 -4 -9 +7 -9 +7 +3 -1

+3 -1 -6 +4 +6 -4 -9 +7

-9 +7 +3 -1 +3 -1 -6 +4

4

-4 +5 +7 -8 +7 -8 -1 +2

-1 +2 +4 -5 -4 +5 +7 -8

+7 -8 -1 +2 -1 +2 +4 -5

3

+5 -6 -8 +9 -8 +9 +2 -3

+2 -3 -5 +6 +5 -6 -8 +9

-8 +9 +2 -3 +2 -3 -5 +6

2

-6 +4 +9 -7 +9 -7 -3 +1

-3 +1 +6 -4 -6 +4 +9 -7

+9 -7 -3 +1 -3 +1 +6 -4

1

6 5

4 3

2 1

vo

ii

Áp dụng tương tự tại các sector khác nhau ta sẽ được bảng đóng cắt gồm 36 trạng thái thể hiện trong bảng dưới đây :

Bng 2 : Bng trng thái phi hp đóng ct gia các sector áp ra và dòng vào.

Các giá trị d1, d2, d3, d4 của các sector khác cũng được tính toán tương

tự như 2.9, 2.10, 2.11, 2.12 Tổng d1+d2+d3+d4 <= 1

Trang 16

2.3 Kỹ thuật điều rộng xung (PWM):

Sau khi giải thuật đã xác định được bốn vector trạng thái giả sử trong trường hợp này là -3 1 6 -4 tương ứng với áp ra và dòng vào cùng nằm trong sector 1, các trạng thái chuyển đổi lúc này là :

acc abb aca aba

Bây giờ ta sẽ phối hợp lại các trạng thái chuyển mạch sao cho sốlần đóng cắt sau một chuyển mạch là bé nhất

Để các trạng thái chuyển mạch tốt hơn ta sẽ đệm thêm các trạngthái vector không vào trong các chuyển mạch Trong giải thuật này đóngcắt dựa vào hai cạch của tam giác cân với 12 cái chuyển mạch với sơ đồchuyển mạch như sau:

Trang 17

Áp dụng cho tấc cả các trường hợp ta được bảng trạng thái như sau:

Ứng với ½ chu kỳ Ts

Trong 36 trường hợp đóng cắt các khóa thì sẽ có 2 trường hợp cóthời gian đóng cắt giống nhau nên ta chỉ cần tính toán 18 trường hợp thì cóthể suy ra 18 trường hợp còn lại

Giả sử ta phân tích trường hợp ki =1 và kv =1 tương ứng cả 2 vector cùng nằm trong sector 1 Theo hình 1 ta có chu trình đóng cắt như sau:

Ghi chú :Ký hiu SAc nghĩa là pha A ca ti s kết ni vi pha c ca ngun

Trang 18

(a) Dạng điện áp pha A tải với ki=1,kv=1

(b) Dạng điện áp dây tải với ki=1,kv=1

Trang 19

2.4 Mô phỏng direct matrix converter bằng matlab simulink:

Trang 20

Hình 9: Tng quan các khi mô phng direct matrix.

Trang 21

2.5 Thực nghiệm trên FPGA:

Sử dụng card spartan 3e starter kit.

Sử dụng ngôn ngữ VHDL để viết code.

- Lưu đồ tính toán:

Trang 22

2.6 Kết quả mô phỏng và thực nghiệm:

Thông số mô phỏng và thực nghiệm:

Trang 23

Hình 16: Kết qu thc nghim phân tich ph dòng ti R tn s 25hz

Trang 24

Hình 17: Kết qu thc nghim và mô phng dng áp ti R tn s 25hz

Trang 25

Hình 19: Kết qu thc nghim phân tich ph dòng ti RL tn s 25hz

Hình 20: Áp tải thực nghiệm và mô phỏng ở tần số 25 hz

Trang 26

Hình 21: Kết qu thc nghim và mô phng dòng vào và áp vào ti RL tn

Ngày đăng: 14/05/2014, 22:37

HÌNH ẢNH LIÊN QUAN

Hình 5 : D ạ ng vector đ ộ ng và vector - báo cáo chuyên đề FPGA
Hình 5 D ạ ng vector đ ộ ng và vector (Trang 11)
Hình 7 : Ví d ụ  vector đi ệ n áp ra Hình 8 : ví d ụ  vector dòng đi ệ n vào - báo cáo chuyên đề FPGA
Hình 7 Ví d ụ vector đi ệ n áp ra Hình 8 : ví d ụ vector dòng đi ệ n vào (Trang 12)
Hình 9: T ổ ng quan các kh ố i mô ph ỏ ng direct matrix. - báo cáo chuyên đề FPGA
Hình 9 T ổ ng quan các kh ố i mô ph ỏ ng direct matrix (Trang 20)
Hình 15: K ế t qu ả th ự c nghi ệ m và mô ph ỏ ng d ạ ng dòng đi ệ n t ả i R  ở t ầ n - báo cáo chuyên đề FPGA
Hình 15 K ế t qu ả th ự c nghi ệ m và mô ph ỏ ng d ạ ng dòng đi ệ n t ả i R ở t ầ n (Trang 22)
Hình 17: K ế t qu ả th ự c nghi ệ m và mô ph ỏ ng d ạ ng áp t ả i R  ở t ầ n s ố 25hz - báo cáo chuyên đề FPGA
Hình 17 K ế t qu ả th ự c nghi ệ m và mô ph ỏ ng d ạ ng áp t ả i R ở t ầ n s ố 25hz (Trang 24)
Hình 19: K ế t qu ả th ự c nghi ệ m phân tich ph ổ dòng t ả i RL  ở t ầ n s ố 25hz - báo cáo chuyên đề FPGA
Hình 19 K ế t qu ả th ự c nghi ệ m phân tich ph ổ dòng t ả i RL ở t ầ n s ố 25hz (Trang 25)
Hình 21: K ế t qu ả th ự c nghi ệ m và mô ph ỏ ng dòng vào và áp vào t ả i RL  ở t ầ n - báo cáo chuyên đề FPGA
Hình 21 K ế t qu ả th ự c nghi ệ m và mô ph ỏ ng dòng vào và áp vào t ả i RL ở t ầ n (Trang 26)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w