Thông tin tài liệu
MỤC LỤC Mở đầu !"#$"%&'(!)*+ !",+",,-.! /"012324!",5!.! #678-9.:,:;"2<1= ;!"#/2!5->/?@ABC"6# +#6*+!; 5-) "!!*/2!D@ABC+*1E!; #&2F56:,)-G!6?"%!! @ABC"#$; !1E!"HI2J#$)!&=! JK!65- !JL+M@ABCNM!L"":! +M2FE< O$2!H!D #6=32+4(!J!"3+2&H >KMP+Q&RNM!14:"(-S*// 3.;"L5"#$J; .@ABC'#&& @ABC# "+*E!"!2.TUTV-7(", W"#$,5*(R.;!X5, -7 ! "!E?4#&"(K/ E, @ABC"2/Y!Z[K\KZK]!!"! 2.TUTV- CHƯƠNG 1 TỔNG QUAN VỀ FPGA VÀ NGÔN NGỮ VHDL 1.1. Giới thiệu về FPGA @ABC^R_@KA!EKBKC_=W +:!#6=3?/"#$35)4 !*)R/&`3M3",:-NM ":.E@ABCa:&-G!H3CK bKCKS2b!- G,+M",W #cMd2->/?8W#cMd "3";"#$.:,;4"%"a"J&J !5",)*"a-Ea!?/"#$"#$ :":!J?2efghi?;"L<.%E! Ej-G!2+4?/"H36+ MI.32+4#c&-c12&3 2k332+4?/,:. @ABC"#$2":.E<]!@KK#6?NM! 4fglm2W&R@ABC!D)$J#$#c"J&: Ej!f!&2W#&"39Ab\n9!KMA!EKb! \KKo-7#c"pR9Ab\@ABC<OW",E!pJ#$ #c"J&:!2+/-.?")$/2? "%!R9Ab\'!2!+q/" /!2 &@ABC/?")$r /!"- @ABC9Ab\3,"2E.2W"2E )19Ab\@ABC-9Ab\32W&<;"!"33E! p!0,+!sP!ZP!t2+/"#$J #c"JI"#$"pE-7,!9Ab\<.2"#$ ,`!^#E=kk5"!cJ"2J!u! c@ABC->&@ABC/2WK!2cv9Ab\E</@ABC .2J-7,21!!3,`!c, H4";!2- 72E11@ABC9Ab\!:@ABC",3 !n#EE(oE&"L"#$W!-G!! @ABC"6&HO$":"R!0:/!J! D"%2;3??J!0/"n K!Z!o2W"!"#;E/#6-T @ABCH32+4/ EnKP!Z!o;:R Ea"#$/!2:Hj"!"- 1.2. Kiến trúc chung của một FPGA 9W%R@ABCE!pw P92Jb! PJ.2 P9:)$x Hình 1.1 9W%R@ABC 1.2.1. Khối logic FPGA Hình 1.2 yJb! @ABC;!3,2J!3/9bzn9!ZEK b!z!2o"#$.2&E'.22+/nA!EK UK!Ko-92J!"#$(EJM*!.2& E.!-z.!2J!9bz3E+b{nb!!2P{EKo:& n@@!!0EJo-b{nLook up tableo2J!35E2/ !!qm":!2.*+R=! ")!2J! 5*:&ZPZ!- !#&jRH@ABCRNMH 2 YbU9|fYK!qpm2J!J#$YK"%q/ " /=K!!@ABC- G/W%R+b{/!m":!2.HO$ .}":!E%Mq2J!(EJ#&3(%J":! Rb{.~(-9W'4JEJ8!- 1.2.2. Hệ thống mạch liên kết T.2!@ABC"#$q"#62JK!#c ";=K!q!@ABC"#62J"#$3 2) !N9miiiRNM3•!2Jw^-9 "#62 J"#$J& * 2J ?/"#$ nprogramable switcho!2J;J#$W? /"#$"+E+!!.2;2- 1.2.3. Các phần tử tích hợp sẵn G!2J!=K!!@ABC23:)$ .2) "21; Y!9!H>KMm€RNM 3;(MdA![KA9!CK@AYbU9)$(C]>•! 1; Md)J\YA!@ABC"#$)$\YAYKE (J"!5C‚zƒ9) H>KMRNM;q "4\YAK&Cz9flPE- 1.3. Ngôn ngữ mô tả phần cứng (HDL) G1+:;n\bo1?/:,=" /8"!JR:;-932)\b!",2" +:;w/q#$/W:;- Mô hình hành vi trừu tượng-G1+:;!",2k! +q#$R:;"J& ")"0+nF„ 2…?o-2FEaJE&2)W!02Rd "a:;- Mô hình cấu trúc phần cứng-9W:;32+4"#$/! 1+:;2:*("2- G4fgliESJHT…n\V\oJ525j; JK!"%#c2%*3 "#$& &-]„"L3:!1?/Q"+; 4WRJ"J&2nU9o-Y"3\V\"L $!5#c/3J"!>YU9nKKK KKo"!1+:;Q-y*+5"L! 1+:;>YU9#6"#$8>\bn>YU9[K \K!bKPG1.+:;>YU9o#- >\b"#$MK#52$R1w1:5ƒ 1"p6ƒKƒ"a6ƒI-\!"3W>\b!D ;5K!2!!:5RJJ3!0 23-G3u!D/JE'.2JR :- >\b"#$! %$nKou #I n!o-\=>\b3I":"R#2++ W","#$>\b%$- 1.3.1. Các ưu điểm của VHDL P 9#c/!>\b3"#$K!,W2wGj .:5J("a6F„13- P >\b1(JJ3"#$I#2 J2J2J"#$5E<2J!2Ic- P 9,`!#c;2.MJ#&.!0 %$+- P 9+!K"pE2"pE- P b!!2X?IJ# E"p?! z!!K- P 93)"Ww>\b"#$#&5E+!$R)RT… .QRU|||->\b"#$5O$R,+M Eau#, 2IJ- P >\b•2j2wZ![EK!- P y&,"&R22 1- P >\b!!"?&!:;-T+J =>\b2<;%3"#$E+%$ 2†!:;&"633"#$ !J"L2- P y+4"aX21& 1!2 I&&;!- 1.3.2. Cấu trúc một mô hình hệ thống sử dụng ngôn ngữ VHDL >\b1+:;!?33"#$ " /RJJ-JJ3"c+%!;# J!F-92JM(5.1>\b82J 2-93•2J2)w P yE!|n5o P yE!CKKnyWo P yE!9!Z!n9/o P 72 3nA2Ko/2!"R JnKEKo- a. Entity (Thực thể) yE!5!>\b:"aXF.)!R :J-yE!|F.R|2.% !‡-9%n(o)*"3K!E. !->) E%"#$F</lw Hình 1.3 zE% yE!|#w KCb@PC\\|] !nCzwzUˆ Y{T9C]]‰w!zUoˆ KC@PC\\|]ˆ zEp3":!Czˆ":Y{T9C]]‰zU 2W1"#$"aX#&R@ABC b. Architecture (Kiến trúc) A:;}!Lp>\b2E!CKK-TO2E!| ",+"2Š&)CKK#c;-yE!CKK! #c/+2$.RCKK|!#c/"3-A: (CKK3E!p2E!,)E.!:E. ! J R + ! " R J- . R CKKL"#$"0†K!#6#c/-9WE.!R CKK3"#$K!!J2jw P?$2JE.!REa- P?(j. P?(:5- Py$RE.- 92/"#$+ #w Kiểu kiến trúc y"#$M(55.?:"#$2J->) # EE%"#$F"(w KKCPY]{9{]|!ZCb@PC\\|] !!KNV]} !nN‰wzUˆ Gw!zUoˆ |!!Kˆ 9!!KCG\} A!nbTwzUˆ Gw!zUoˆ |!!Kˆ zK NfwNV]}!nCzY{Toˆ CfwCG\}!nCz9C]]‰oˆ |CPY]{9{]|ˆ Kiểu luồng dữ liệu !2p1*|#&."#$EkE'D "p6-yp1REE"#$F!) w CKK\CC@bV‹!ZCb@PC\\|] zK Y{TŒ•CM!zZKlˆ 9C]]‰Œ•CzZKmˆ |\CC@bV‹ˆ !) 2p1 D)"p6n!0 Jo-!D!)/2dsŒ•t-BaREE ;E.+"#$!)E.)-TD"p6"#$5 F23E2†)!E;)+35"%;a) "%-ku3"#$.!DE' ",sZKt- Kiểu behavior yEK!F;!"RK#?$ "#$5K!2JE' !K-9W2F„ WRKF;4R3->) MKMD2EK!RE E%- CKKz|C>UV]!ZCb@PC\\|] zK A!KnCzo >EKN‰wzUˆ zK Nw•Cˆ ‰w•zˆ Y{TŒ•NM!‰ˆ 9C]]‰Œ•N‰ˆ |!Kˆ |z|C>UV]ˆ T!Ku3:"2E!n#&q23sEKto:" /En1q23sEKts!Kto-9E.!:/E "#$5K!2J-\)"#$F!!0 q23s!Kt!st-;235"%RE2† a!!/&5!!K-.+ !K!#c//",5"p6- yE!EnE^":E'q23sEKto!) 3EN‰-9 E"#$&2dsw•taR+!aEE.- Kiểu hỗn tạp. yO22$+E2.-;E.!KKW 3 +E/E.- c. Configuration (Cấu hình) yE!9!Z!="58!(CKK3x |3!0"^2J!|-G!W9!Z!3 "#$ MK # 2. : ! 2J /- 9! O 2J / 9!Z!F„CKK!!|q,CKK-y9!Z! !%$|PCKK/"#$E.a!#5 I"#$!->) 2E!9!Z!!EE%#w bE9TVYPbUzT‰PbUzˆ 9!Z!9VG@UB!ZCb@PC\\|] [...]... radio cho hệ đo thử kênh MIMO Chương 3 Giới thiệu mô hình Software Defined Radio cho hệ đo thử kênh MIMO Ngày nay, khi truyền thông vô tuyến đã phát triển vô cùng mạnh mẽ và được ứng dụng trong mọi mặt đời sống thì những yêu cầu đặt ra cho các nhà nghiên cứu lại ngày càng cao Đo là việc sử dụng băng tần mô t cách hợp lý cũng như cai thiện tốc độ truyền tin -mô t yếu điểm... là mô t lợi thế lớn cho các nhà thiết kế khi đưa những ý tưởng của mình vào các thực tế Qua quá trình tìm hiểu, nhóm nghiên cứu đã từng bước tiếp cận và đạt được mô t số kết qua trong việc sử dụng FPGA như mô t công cụ để thực hiện việc đo thử kênh MIMO Trong các chương tiếp theo, em sẽ trình bày về việc sử dụng FPGA để tiến hành thiết kế software radio cho. .. trong đo MIMO (Multiple Input Multiple Output) được biết đến như mô t kỹ thuật có kha năng tận dụng kênh truyền tốt nhất, từ đo có thể tăng tốc độ truyền tin Tuy nhiên đo cũng chỉ là các tính toán về mặt lý thuyết, bởi môi trường truyền vô tuyến là mô t môi trường rất phức tạp nên để có thể kiểm chứng được hiệu qua của kỹ thuật MIMO, chúng ta cần tiến hành đo kênh MIMO. .. trợ khối black box cho phép đưa RTL vào thực hiện mô phỏng phần mềm và phần cứng bằng ca ModelSim hoặc Xilĩn ISE Simulator Hình 2.13 Kha năng kết hợp các môi trường thiết kế 2.3 Quy trình thiết kể tổng quát Việc thi hành các thiết kế số cho FPGA tuân theo các bước được mô ta trong mô hình dưới đây Hình 2.14 Quy trình thiết kế tổng quát a Hình thành thiết kế Đây là bước đầu... bị PLD /FPGA hoặc sẽ tạo ra mặt nạ (mask) cho chip ASIC e Mô hình kiểm tra hoạt động (Testbench) Mô t trong các nhiệm vụ rất quan trọng là kiểm tra ban mô ta thiết kế Kiểm tra mô t mô hình VHDL được thực hiện bằng cách quan sát hoạt động của nó trong khi mô phỏng và các giá trị thu được có thể đem so sánh với yêu cầu thiết kế.Môi trường kiểm tra có thể hiểu như mô t mạch... Simulink,kết qua của thiết kế cũng được tính toán trong phần cứng Điền này cho phép chạy thử các thiết kế trong phần cứng thật sự và làm tăng tính thực tế cho các mô phỏng e Khả năng kết hợp các môi trường thiết kế System Generator cung cấp 1 môi trường thống nhất cho các thiết kế DSP FPGAs ,cho phép các thành phần nhỏ được viết bởi các ngôn ngữ khác nhau như RTL, Simulink,... cấp giao diện mô phỏng Cosimulation giúp kết hợp chặt chẽ và trực tiếp việc chạy thực tế trên FPGA vào mô phỏng simulink Để thực hiện mô phỏng Cosimulation, trước hết ta đưa thiết kế vào bitstream, sau đo System Generator tự động hợp nhất cấu hình phần cứng FPGA với bitstream trở lại thiết kế mô phỏng gọi là khối run-time Khi thiết kế được mô phỏng trong môi trường... Kit-IV là bộ KIT có kha năng cung cấp mô t nền tang phát triển cao cho công Nghệ FPGA Virtex-IV Pro.Hai bộ ADC và DAC có tốc độ cao cho phép người dùng có thể lập trình nhằm xử lý các ứng dụng như Software Defined Radio, 3G Wireless, Networking, HDTV hoặc hình anh Video Bộ KIT có chứa mô t bo mạch chủ nối với mô t module nằm trên mô t board màu xanh Bo mạch chủ được gọi... nhau: mô hình hoặc dưới dạng ngôn ngữ phần cứng (HDL) như là VHDL Verilog hay ABEL Mô t project trên thực tế bao gồm 1 file nguồn tổng quát và các file ở mức thấp hơn hỗ trợ cho file nguồn đo , mô i file trên đều có thể ở dạng mô hình hoặc HDL b Chạy mô phỏng Đây là mô t bước vô cùng quan trọng và nên được thực hiện ở các mức khác nhau trong quy trình thiết kế Việc mô. .. hồi .Mô i bộ nhớ có mô t tín hiệu có thể được hiệu chỉnh trong FPGA đam bao cho clock của ZBT SRAM và chân phan hồi có clock giống hệt nhau với độ sai khác nhỏ nhất Quá trính này đam bao cho logic trong được khóa pha với dữ liệu đưa vào e Vào ra số Mô t số đặc điểm vào ra của bộ KIT: • Mô t đầu bus 14 chân trên bo mạch chủ.Nó cho phép 12 kết nối trực tiếp hai chiều tới FPGA . 1!2 I&&;!- 1.3.2. Cấu trúc một mô hình hệ thống sử dụng ngôn ngữ VHDL >1+:;!?33"#$. chung của một FPGA 9W%R@ABCE!pw P92Jb! PJ.2 P9:)$x Hình 1.1 9W%R@ABC 1.2.1. Khối logic FPGA Hình 1.2. ‘9)@ABCwN9m>YN•€Pfi@@~~l ‘2.C9"?wC~~m€C9nfmPEfi€TYAYo ‘2.C9"?wCghh}C9nfmPEf~iTYAYo ‘O$!2!E!"!E!!23?/ ‘E&Y]CTnf••T’€f}yM•}EOE.o ‘9b|a Hình 2.1. B!!RNKKYAKK!KyPU> Hình 2.2. zyU Q2JT9N Hình 2.3. B!)!RNKKYAKK!KyPU> 2.1.2.
Ngày đăng: 10/05/2014, 12:18
Xem thêm: sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo, sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo