1. Trang chủ
  2. » Luận Văn - Báo Cáo

sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo

49 334 1

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 49
Dung lượng 1,85 MB

Nội dung

MỤC LỤC Mở đầu   !"#$"%&'(!)*+ !",+",,-.! /"012324!",5!.! #678-9.:,:;"2<1= ;!"#/2!5->/?@ABC"6# +#6*+!; 5-) "!!*/2!D@ABC+*1E!; #&2F56:,)-G!6?"%!! @ABC"#$; !1E!"HI2J#$)!&=! JK!65- !JL+M@ABCNM!L"":! +M2FE< O$2!H!D #6=32+4(!J!"3+2&H >KMP+Q&RNM!14:"(-S*// 3.;"L5"#$J; .@ABC'#&&  @ABC# "+*E!"!2.TUTV-7(", W"#$,5*(R.;!X5, -7  ! "!E?4#&"(K/ E, @ABC"2/Y!Z[K\KZK]!!"! 2.TUTV- CHƯƠNG 1 TỔNG QUAN VỀ FPGA VÀ NGÔN NGỮ VHDL 1.1. Giới thiệu về FPGA @ABC^R_@KA!EKBKC_=W +:!#6=3?/"#$35)4 !*)R/&`3M3",:-NM ":.E@ABCa:&-G!H3CK bKCKS2b!- G,+M",W #cMd2->/?8W#cMd "3";"#$.:,;4"%"a"J&J !5",)*"a-Ea!?/"#$"#$ :":!J?2efghi?;"L<.%E! Ej-G!2+4?/"H36+ MI.32+4#c&-c12&3 2k332+4?/,:. @ABC"#$2":.E<]!@KK#6?NM! 4fglm2W&R@ABC!D)$J#$#c"J&: Ej!f!&2W#&"39Ab\n9!KMA!EKb! \KKo-7#c"pR9Ab\@ABC<OW",E!pJ#$ #c"J&:!2+/-.?")$/2? "%!R9Ab\'!2!+q/" /!2 &@ABC/?")$r /!"- @ABC9Ab\3,"2E.2W"2E )19Ab\@ABC-9Ab\32W&<;"!"33E! p!0,+!sP!ZP!t2+/"#$J #c"JI"#$"pE-7,!9Ab\<.2"#$ ,`!^#E=kk5"!cJ"2J!u! c@ABC->&@ABC/2WK!2cv9Ab\E</@ABC  .2J-7,21!!3,`!c, H4";!2- 72E11@ABC9Ab\!:@ABC",3 !n#EE(oE&"L"#$W!-G!! @ABC"6&HO$":"R!0:/!J! D"%2;3??J!0/"n K!Z!o2W"!"#;E/#6-T @ABCH32+4/ EnKP!Z!o;:R Ea"#$/!2:Hj"!"- 1.2. Kiến trúc chung của một FPGA 9W%R@ABCE!pw P92Jb! PJ.2 P9:)$x Hình 1.1 9W%R@ABC 1.2.1. Khối logic FPGA Hình 1.2 yJb! @ABC;!3,2J!3/9bzn9!ZEK b!z!2o"#$.2&E'.22+/nA!EK UK!Ko-92J!"#$(EJM*!.2& E.!-z.!2J!9bz3E+b{nb!!2P{EKo:& n@@!!0EJo-b{nLook up tableo2J!35E2/ !!qm":!2.*+R=! ")!2J! 5*:&ZPZ!- !#&jRH@ABCRNMH 2 YbU9|fYK!qpm2J!J#$YK"%q/ " /=K!!@ABC- G/W%R+b{/!m":!2.HO$ .}":!E%Mq2J!(EJ#&3(%J":! Rb{.~(-9W'4JEJ8!- 1.2.2. Hệ thống mạch liên kết T.2!@ABC"#$q"#62JK!#c ";=K!q!@ABC"#62J"#$3 2) !N9miiiRNM3•!2Jw^-9 "#62 J"#$J& * 2J ?/"#$ nprogramable switcho!2J;J#$W? /"#$"+E+!!.2;2- 1.2.3. Các phần tử tích hợp sẵn G!2J!=K!!@ABC23:)$ .2) "21; Y!9!H>KMm€RNM 3;(MdA![KA9!CK@AYbU9)$(C]>•! 1; Md)J\YA!@ABC"#$)$\YAYKE (J"!5C‚zƒ9) H>KMRNM;q  "4\YAK&Cz9flPE- 1.3. Ngôn ngữ tả phần cứng (HDL) G1+:;n\bo1?/:,=" /8"!JR:;-932)\b!",2" +:;w/q#$/W:;- hình hành vi trừu tượng-G1+:;!",2k! +q#$R:;"J& ")"0+nF„ 2…?o-2FEaJE&2)W!02Rd "a:;- hình cấu trúc phần cứng-9W:;32+4"#$/! 1+:;2:*("2- G4fgliESJHT…n\V\oJ525j; JK!"%#c2%*3 "#$& &-]„"L3:!1?/Q"+; 4WRJ"J&2nU9o-Y"3\V\"L $!5#c/3J"!>YU9nKKK KKo"!1+:;Q-y*+5"L! 1+:;>YU9#6"#$8>\bn>YU9[K \K!bKPG1.+:;>YU9o#- >\b"#$MK#52$R1w1:5ƒ 1"p6ƒKƒ"a6ƒI-\!"3W>\b!D ;5K!2!!:5RJJ3!0 23-G3u!D/JE'.2JR :- >\b"#$! %$nKou #I  n!o-\=>\b3I":"R#2++ W","#$>\b%$- 1.3.1. Các ưu điểm của VHDL P 9#c/!>\b3"#$K!,W2wGj .:5J("a6F„13- P >\b1(JJ3"#$I#2 J2J2J"#$5E<2J!2Ic- P 9,`!#c;2.MJ#&.!0 %$+- P 9+!K"pE2"pE- P b!!2X?IJ# E"p?! z!!K- P 93)"Ww>\b"#$#&5E+!$R)RT… .QRU|||->\b"#$5O$R,+M Eau#, 2IJ- P >\b•2j2wZ![EK!- P y&,"&R22 1- P >\b!!"?&!:;-T+J =>\b2<;%3"#$E+%$ 2†!:;&"633"#$  !J"L2- P y+4"aX21& 1!2 I&&;!- 1.3.2. Cấu trúc một hình hệ thống sử dụng ngôn ngữ VHDL >\b1+:;!?33"#$ " /RJJ-JJ3"c+%!;# J!F-92JM(5.1>\b82J 2-93•2J2)w P yE!|n5o P yE!CKKnyWo P yE!9!Z!n9/o P 72 3nA2Ko/2!"R JnKEKo- a. Entity (Thực thể) yE!5!>\b:"aXF.)!R :J-yE!|F.R|2.% !‡-9%n(o)*"3K!&#6E. !->) E%"#$F</lw Hình 1.3 zE% yE!|#w KCb@PC\\|] !nCzwzUˆ Y{T9C]]‰w!zUoˆ KC@PC\\|]ˆ zEp3":!Czˆ":Y{T9C]]‰zU 2W1"#$"aX#&R@ABC b. Architecture (Kiến trúc) A:;}!Lp>\b2E!CKK-TO2E!| ",+"2Š&)CKK#c;-yE!CKK! #c/+2$.RCKK|!#c/"3-A: (CKK3E!p2E!,)E.!:E. !    J        R       +  ! "  R    J-  .  R CKKL"#$"0†K!#6#c/-9WE.!R CKK3"#$K!!J2jw P?$2JE.!REa- P?(j. P?(:5- Py$RE.- 92/"#$+ #w  Kiểu kiến trúc y"#$M(55.?:"#$2J->) # EE%"#$F"(w KKCPY]{9{]|!ZCb@PC\\|] !!KNV]} !nN‰wzUˆ Gw!zUoˆ |!!Kˆ 9!!KCG\} A!nbTwzUˆ Gw!zUoˆ |!!Kˆ zK NfwNV]}!nCzY{Toˆ CfwCG\}!nCz9C]]‰oˆ |CPY]{9{]|ˆ  Kiểu luồng dữ liệu !2p1*|#&."#$EkE'D "p6-yp1REE"#$F!) w CKK\CC@bV‹!ZCb@PC\\|] zK Y{TŒ•CM!zZKlˆ 9C]]‰Œ•CzZKmˆ |\CC@bV‹ˆ !) 2p1 D)"p6n!0 Jo-!D!)/2dsŒ•t-BaREE ;E.+"#$!)E.)-TD"p6"#$5 F23E2†)!E;)+35"%;a) "%-ku3"#$.!DE'  ",sZKt-  Kiểu behavior yEK!F;!"RK#?$ "#$5K!2JE' !K-9W2F„ WRKF;4R3->) MKMD2EK!RE E%- CKKz|C>UV]!ZCb@PC\\|] zK A!KnCzo >EKN‰wzUˆ zK Nw•Cˆ ‰w•zˆ Y{TŒ•NM!‰ˆ 9C]]‰Œ•N‰ˆ |!Kˆ |z|C>UV]ˆ T!Ku3:"2E!n#&q23sEKto:" /En1q23sEKts!Kto-9E.!:/E "#$5K!2J-\)"#$F!!0 q23s!Kt!st-;235"%RE2† a!!/&5!!K-.+ !K!#c//",5"p6- yE!EnE^":E'q23sEKto!) 3EN‰-9 E"#$&2dsw•taR+!aEE.-  Kiểu hỗn tạp. yO22$+E2.-;E.!KKW 3 +E/E.- c. Configuration (Cấu hình) yE!9!Z!="58!(CKK3x |3!0"^2J!|-G!W9!Z!3   "#$  MK  #    2.      :  !  2J    /-  9!  O  2J  / 9!Z!F„CKK!!|q,CKK-y9!Z! !%$|PCKK/"#$E.a!#5 I"#$!->) 2E!9!Z!!EE%#w bE9TVYPbUzT‰PbUzˆ 9!Z!9VG@UB!ZCb@PC\\|] [...]... radio cho hệ đo thử kênh MIMO Chương 3 Giới thiệu mô hình Software Defined Radio cho hệ đo thử kênh MIMO Ngày nay, khi truyền thông vô tuyến đã phát triển vô cùng mạnh mẽ và được ứng dụng trong mọi mặt đời sống thì những yêu cầu đặt ra cho các nhà nghiên cứu lại ngày càng cao Đo là việc sử dụng băng tần t cách hợp lý cũng như cai thiện tốc độ truyền tin -mô t yếu điểm... là t lợi thế lớn cho các nhà thiết kế khi đưa những ý tưởng của mình vào các thực tế Qua quá trình tìm hiểu, nhóm nghiên cứu đã từng bước tiếp cận và đạt được t số kết qua trong việc sử dụng FPGA như t công cụ để thực hiện việc đo thử kênh MIMO Trong các chương tiếp theo, em sẽ trình bày về việc sử dụng FPGA để tiến hành thiết kế software radio cho. .. trong đo MIMO (Multiple Input Multiple Output) được biết đến như t kỹ thuật có kha năng tận dụng kênh truyền tốt nhất, từ đo có thể tăng tốc độ truyền tin Tuy nhiên đo cũng chỉ là các tính toán về mặt lý thuyết, bởi môi trường truyền vô tuyến là t môi trường rất phức tạp nên để có thể kiểm chứng được hiệu qua của kỹ thuật MIMO, chúng ta cần tiến hành đo kênh MIMO. .. trợ khối black box cho phép đưa RTL vào thực hiện phỏng phần mềm và phần cứng bằng ca ModelSim hoặc Xilĩn ISE Simulator Hình 2.13 Kha năng kết hợp các môi trường thiết kế 2.3 Quy trình thiết kể tổng quát Việc thi hành các thiết kế số cho FPGA tuân theo các bước được ta trong hình dưới đây Hình 2.14 Quy trình thiết kế tổng quát a Hình thành thiết kế Đây là bước đầu... bị PLD /FPGA hoặc sẽ tạo ra mặt nạ (mask) cho chip ASIC e Mô hình kiểm tra hoạt động (Testbench) t trong các nhiệm vụ rất quan trọng là kiểm tra ban ta thiết kế Kiểm tra t hình VHDL được thực hiện bằng cách quan sát hoạt động của nó trong khi phỏng và các giá trị thu được có thể đem so sánh với yêu cầu thiết kế.Môi trường kiểm tra có thể hiểu như t mạch... Simulink,kết qua của thiết kế cũng được tính toán trong phần cứng Điền này cho phép chạy thử các thiết kế trong phần cứng thật sự và làm tăng tính thực tế cho các phỏng e Khả năng kết hợp các môi trường thiết kế System Generator cung cấp 1 môi trường thống nhất cho các thiết kế DSP FPGAs ,cho phép các thành phần nhỏ được viết bởi các ngôn ngữ khác nhau như RTL, Simulink,... cấp giao diện phỏng Cosimulation giúp kết hợp chặt chẽ và trực tiếp việc chạy thực tế trên FPGA vào phỏng simulink Để thực hiện phỏng Cosimulation, trước hết ta đưa thiết kế vào bitstream, sau đo System Generator tự động hợp nhất cấu hình phần cứng FPGA với bitstream trở lại thiết kế phỏng gọi là khối run-time Khi thiết kế được phỏng trong môi trường... Kit-IV là bộ KIT có kha năng cung cấp t nền tang phát triển cao cho công Nghệ FPGA Virtex-IV Pro.Hai bộ ADC và DAC có tốc độ cao cho phép người dùng có thể lập trình nhằm xử lý các ứng dụng như Software Defined Radio, 3G Wireless, Networking, HDTV hoặc hình anh Video Bộ KIT có chứa t bo mạch chủ nối với t module nằm trên t board màu xanh Bo mạch chủ được gọi... nhau: hình hoặc dưới dạng ngôn ngữ phần cứng (HDL) như là VHDL Verilog hay ABEL t project trên thực tế bao gồm 1 file nguồn tổng quát và các file ở mức thấp hơn hỗ trợ cho file nguồn đo , i file trên đều có thể ở dạng hình hoặc HDL b Chạy phỏng Đây là t bước vô cùng quan trọng và nên được thực hiện ở các mức khác nhau trong quy trình thiết kế Việc mô. .. hồi .Mô i bộ nhớ có t tín hiệu có thể được hiệu chỉnh trong FPGA đam bao cho clock của ZBT SRAM và chân phan hồi có clock giống hệt nhau với độ sai khác nhỏ nhất Quá trính này đam bao cho logic trong được khóa pha với dữ liệu đưa vào e Vào ra số t số đặc điểm vào ra của bộ KIT: • t đầu bus 14 chân trên bo mạch chủ.Nó cho phép 12 kết nối trực tiếp hai chiều tới FPGA . 1!2 I&&;!- 1.3.2. Cấu trúc một mô hình hệ thống sử dụng ngôn ngữ VHDL >1+:;!?33"#$. chung của một FPGA 9W%R@ABCE!pw P92Jb! PJ.2 P9:)$x Hình 1.1 9W%R@ABC 1.2.1. Khối logic FPGA Hình 1.2. ‘9)@ABCwN9m>YN•€Pfi@@~~l ‘2.C9"?wC~~m€C9nfmPEfi€TYAYo ‘2.C9"?wCghh}C9nfmPEf~iTYAYo ‘O$!2!E!"!E!!23?/ ‘E&Y]CTnf••T’€f}yM•}EOE.o ‘9b|a Hình 2.1. B!!RNKKYAKK!KyPU> Hình 2.2. zyU Q2JT9N Hình 2.3. B!)!RNKKYAKK!KyPU> 2.1.2.

Ngày đăng: 10/05/2014, 12:18

Nguồn tham khảo

Tài liệu tham khảo Loại Chi tiết
[1] David Tse – Berkely Pramod Viswanath, “Spatial Multiplexing and Chanel Modeling”, 7.1, Fundamentals of wireless communication, August 2004 Sách, tạp chí
Tiêu đề: Spatial Multiplexing and ChanelModeling”, 7.1, "Fundamentals of wireless communication
[2] John G.Proakis, Dimitris G.Manolakis, Digital Signal Processing, Prentice – Hall international Inc, 1996 Sách, tạp chí
Tiêu đề: Digital Signal Processing
[3] Nguyễn Viết Kính, Trịnh Anh Vũ , Thông tin số, NXB Giáo Dục, Hà Nội, 2007 Sách, tạp chí
Tiêu đề: Thông tin số
Nhà XB: NXB Giáo Dục
[4] Tống Văn On, Thiết kế mạch số với VHDL &amp; Verilog, NXB Lao Động Xã Hội, Hà Nội, 2007 Sách, tạp chí
Tiêu đề: Thiết kế mạch số với VHDL & Verilog
Nhà XB: NXB Lao Động Xã Hội
[4] Website: www.xilinx.com [5] Website: www.wikipedia.com Khác

HÌNH ẢNH LIÊN QUAN

Hình 1.1  Cấu trúc tổng thể của một FPGA  1.2.1. Khối logic FPGA - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 1.1 Cấu trúc tổng thể của một FPGA 1.2.1. Khối logic FPGA (Trang 4)
Hình 1.2 Khối Logic - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 1.2 Khối Logic (Trang 4)
Hình 1.3 Bộ bán tổng - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 1.3 Bộ bán tổng (Trang 7)
Hình 1.4 Sơ đồ thiết kế VHDL - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 1.4 Sơ đồ thiết kế VHDL (Trang 12)
Hình 1.5 Sơ đồ tổng quát của một chương trình thử (Testbench) - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 1.5 Sơ đồ tổng quát của một chương trình thử (Testbench) (Trang 13)
Hình 2.1. Giao diện ngoài của XtremeDSP Development Kit-IV - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.1. Giao diện ngoài của XtremeDSP Development Kit-IV (Trang 15)
Hình 2.2.  Bộ KIT sử dụng chuẩn kết nối MCX - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.2. Bộ KIT sử dụng chuẩn kết nối MCX (Trang 15)
Hình 2.3. Giao diện phía trong của XtremeDSP Development Kit-IV 2.1.2.  Các thành phần chính của XtremeDSP Development Kit-IV - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.3. Giao diện phía trong của XtremeDSP Development Kit-IV 2.1.2. Các thành phần chính của XtremeDSP Development Kit-IV (Trang 16)
Hình 2.4. Sơ đồ tín hiệu qua ADC vào FPGA - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.4. Sơ đồ tín hiệu qua ADC vào FPGA (Trang 17)
Hình 2.5. Sơ đồ tín hiệu qua DAC cho dữ liệu ra tương tự - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.5. Sơ đồ tín hiệu qua DAC cho dữ liệu ra tương tự (Trang 18)
Hình 2.6. Sơ đồ ZBT SRAM - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.6. Sơ đồ ZBT SRAM (Trang 20)
Hình 2.7. Sơ đồ hệ thống clock h. LED hiển thị - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.7. Sơ đồ hệ thống clock h. LED hiển thị (Trang 22)
Hình 2.8. Sơ đồ các LED trạng thái 2.2. Các phần mềm chuyên dụng - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.8. Sơ đồ các LED trạng thái 2.2. Các phần mềm chuyên dụng (Trang 23)
Hình 2.9. Giao diện phần mềm ISE - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.9. Giao diện phần mềm ISE (Trang 24)
Hình 2.10. Tổng quan về FUSE - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.10. Tổng quan về FUSE (Trang 25)
Hình 2.11. Các khối Block Set DSP Xilinx b. Hỗ trợ cho Matlab - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.11. Các khối Block Set DSP Xilinx b. Hỗ trợ cho Matlab (Trang 27)
Hình 2.12. Cửa sổ ước lượng tài nguyên d. Mô phỏng phần cứng Co-Simulation - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.12. Cửa sổ ước lượng tài nguyên d. Mô phỏng phần cứng Co-Simulation (Trang 28)
Hình 2.13. Kha năng kết hợp các môi trường thiết kế - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.13. Kha năng kết hợp các môi trường thiết kế (Trang 29)
Hình 2.14. Quy trình thiết kế tổng quát - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 2.14. Quy trình thiết kế tổng quát (Trang 29)
Hình 3.2. Hệ số dai - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 3.2. Hệ số dai (Trang 34)
Hình 3.3. Phân tập tại nơi phát - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 3.3. Phân tập tại nơi phát (Trang 35)
Hình 3.4. Hợp kênh không gian - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 3.4. Hợp kênh không gian (Trang 36)
Hình 3.5. Sự suy giam giao thoa - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 3.5. Sự suy giam giao thoa (Trang 36)
Hình 3.6. Sơ đồ bộ phát sử dụng FPGA của ĐH Alberta, Canada - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 3.6. Sơ đồ bộ phát sử dụng FPGA của ĐH Alberta, Canada (Trang 38)
Hình 3.7. Sơ đồ bộ thu sử dụng FPGA của ĐH Alberta, Canada - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 3.7. Sơ đồ bộ thu sử dụng FPGA của ĐH Alberta, Canada (Trang 39)
Hình 4.1. Mô hình bên phát - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 4.1. Mô hình bên phát (Trang 41)
Hình 4.2. Mô hình bên thu - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 4.2. Mô hình bên thu (Trang 42)
Hình 4.3. Mô phỏng bên phát - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 4.3. Mô phỏng bên phát (Trang 44)
Hình 4.4. Mô phỏng bên thu khi có trễ (φ≠0) - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 4.4. Mô phỏng bên thu khi có trễ (φ≠0) (Trang 45)
Hình 4.5. Mô phỏng bên thu khi không có trễ (φ=0) - sử dụng fpga để thiết kế mô hình software defined radio cho hệ đo thử kênh mimo
Hình 4.5. Mô phỏng bên thu khi không có trễ (φ=0) (Trang 46)

TỪ KHÓA LIÊN QUAN

TRÍCH ĐOẠN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w