Chữ ký giám thị Đại Học Bách Khoa TP HCM – Khoa Điện Điện Tử Bộ Môn Điện Tử Trang 1 / 7 Chữ ký giám thị ĐỀ THI CUỐI KỲ Ngày thi 07/12/2015 MÔN KỸ THUẬT SỐ MSMH EE1009 Thời gian làm bài 110 phút – KHÔN[.]
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Chữ ký giám thị ĐỀ THI CUỐI KỲ - Ngày thi: 07/12/2015 MÔN: KỸ THUẬT SỐ - MSMH: EE1009 Điểm Thời gian làm bài: 110 phút – KHÔNG sử dụng tài liệu Làm đề thi – Đề thi bao gồm câu Sinh viên trình bày cách làm đầy đủ Họ tên: ………………………………………… MSSV: …………………… Nhóm: ……… (1) Beginning (2) Developing Câu (2.0đ) Câu (2.0đ) Câu (2.0đ) (3) Accomplished (4) Exemplary Câu (1.0đ) Câu (1.0đ) Câu (1.0đ) Câu (1.0đ) Tổng cộng (10đ) Trang / Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 1: (2.0đ) Thiế t kế ma ̣ch tổ hơ ̣p có ngõ vào biể u diễn cho số có dấ u dùng bù là X (=X3X2X1X0), và ngõ Y Z Ngõ Y = nế u X > +6 – < X < – Ngõ Z = X < –5 X > +3 a) Lâ ̣p bảng chân trị và rút gọn biểu thức ngõ Y dạng SOP (tổng tích) Z dạng POS (tích tổng) X3 0 0 0 0 1 1 1 1 X2 0 0 1 1 0 0 1 1 X1 0 1 0 1 0 1 0 1 X0 1 1 1 1 Y Z Bảng K Y b) Cài đặt Y sử dụng giải mã 3-8 cổng NAND Trang / Bảng K Z Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 2: (1.0đ) Thiết kế hàm F sử dụng Mux 2-1 (không dùng thêm cổng logic) Mux 2:1 S Câu 3: (1.0đ) Thiế t kế ma ̣ch tổ hơ ̣p tính biể u thức sau với X là số nhi ̣phân bit (chỉ cho phép dùng cộng bán phần HA): 4X3 – 17X2 + 19X + Trang / Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 4: (2.0đ) Cho sơ đồ thiết kế hệ với ngõ vào X ngõ A, B, C hình bên a) Xác định phương trình ngõ vào Flipflop 𝑇𝐴 (𝐴, 𝐵, 𝐶, 𝑥) = 𝑇𝐵 (𝐴, 𝐵, 𝐶, 𝑥) = 𝑇𝐶 (𝐴, 𝐵, 𝐶, 𝑥) = b) Lập bảng trạng thái cho hệ cho TT ABC TATBTc x=0 x=1 Trạng thái (A+B+C+) x=0 x=1 0 0 1 0 1 0 1 1 1 c) Vẽ giản đồ trạng thái hệ theo bảng trạng thái d) Cho biết ý nghĩa mạch thiết kế Trang / Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 5: (2.0đ) Cho hệ có ngõ vào X ngõ Z, có giản đồ trạng thái hình vẽ a) Giả sử hệ có trạng thái bắt đầu “00”, hồn thành bảng chuyển trạng thái cho biết ngõ Z biết chuỗi ngõ vào X là: 01011011011110 (0.5đ) Ngõ vào Trạng thái Ngõ 00 1 1 1 1 b) Thiết kế hệ sử dụng D Flipflop (không vẽ sơ đồ thiết kế) (1đ) Bảng trạng thái: Phương trình ngõ vào D-FF phương trình ngõ ra: c) Thiết kế hệ dùng D-FF PLA (Vẽ sơ đồ thiết kế bảng nạp PLA) (0.5đ) Trang / Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 6: (1.0đ) Hệ Moore có ngõ vào X ngõ Z Khi chuỗi ngõ vào 001 ngõ Z = giữ giá trị chuỗi vào 001 xảy lần ngõ Z = Ngõ Z giữ giá trị 001 xảy lần thứ ngõ Z = 1, tiếp tục Thí dụ chuỗi vào: chuỗi vào X = 0 1 0 0 1 0 chuoãi Z = 0 1 1 0 1 1 0 Tìm giản đồ trạng thái (hoặc bảng trạng thái) hệ (ghi rõ ý nghĩa trạng thái) Tr Thái Ý nghĩa Trạng thái bắt đầu (reset) S0 S1 S2 Trang / Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 7: (1.0đ) Sử dụng D_FF có ngõ vào xung clock kích theo cạnh xuống, ngõ vào Preset (Pr) Clear (Cl) tích cực mức thấp, thiết kế đếm nối tiếp (bộ đếm bất đồng bộ) bit Q2Q1Q0 (với Q2 MSB) đếm xuống từ giá trị modulo đếm a Vẽ sơ đồ logic thực đếm (0.5đ) b Vẽ giản giản đồ xung đếm (tín hiệu ngõ Q0, Q1, Q2) tín hiệu reset Z, giả sử ban đầu Q2Q1Q0 = 101 (0.5đ) Trang /