Chương 5 TÔ ̉ CHỨC VA ̀O RA DỮ LIỆU • Sơ đồ chân ti ́n hiệu • Một số ma ̣ch phu ̣ trợ • Nối ghép với bộ nhớ • Nối ghép với thiết bi ̣ va ̀o ra 4 1 Sơ đồ chân ti ́n hiệuAD7 AD0 [I/O][.]
Chương : TỞ CHỨC VÀO RA DỮ LIỆU • • • • Sơ đồ chân tín hiệu Một số mạch phụ trợ Nối ghép với bộ nhớ Nối ghép với thiết bị vào 4.1.Sơ đồ chân tín hiệu AD7 - AD0 [I/O] :chân dồn kênh cho tín hiệu phần thấp bus địa liệu (ALE=1 chân có tín hiệ u địa chỉ) A15-A8 [O]: Là bit phà n cao bus địa S4 NMI[I]:Tín hiệ u yêu cà u ngá t khong chê được 0 1 RESET[I]:Tín hiệ u rêsêt lạ i 8088– A19/S6 [O] :chan dò n A16/S3 kênh củ a địa chỉ phà n cao củ a tín hiệ u trạ ng thá i (ALE=1 chan là tín hiệ CLK[I]:Tí u địa chỉ)n hiệ u xung đò ng hò S3 1 RD[O]:Tín hiệ u cho phế p đọ c RD=0 cho phế p nhạ n dl Chu kỳ hoạt động MN/MX[I]: chan điề u truy READY[I]:Tí cập dl đoạn rộng n ̣ mở khiể n hoạ t đo ng củ a ̣ u dl bá thêo ođoạn chochế truy hiê cập ngăn CPU đọ xếp t tìnmã h hoặc không min/max truy CPU cập biế đoạn trạ ng sã n sà ng truy củ cập đoạn dl a cá c TBNV hoạ c củ a bọ nhớ INTR[I]:Tín hiệ u yêu cà u ngá t chê được Vcc[I]:Cha n GND[O]:2 TEST[I]:CPU nguò nnguò n sễ chờ cha n đế n TEST=0 nó́ iithư vợ́ic0v mơ hiệ n lệ nh tiế p thêo Sơ đồ chân 8088/8086 Chế đợ Min/Max • Ảnh hưởng tới các chân 24-31 • Chế đợ Min: – Các chân 24-31 là các tín hiệu đk I/O và bộ nhớ – Các tín hiệu đk đều từ 8088/8086 • Chế đợ Max: – Một số tín hiệu đk được tạo từ ngoài – Một số chân có thêm chức mới – Sử dụng bộ đồng xử lý toán 8087 Chế độ Min WR[O]: tác động ở mức thấp cho phépraghi ALE[O]:ngõ tácvào động IO/M[O]:phân biệt trạng ITNA[O]:INTA=0 báo bộ nhớ thiết mức caohoặc đểbên cài tínbịhiệu DT/R[O]: xác định chiều thái CPU truy cập bộ cho mạch ngoài DEN[O]:thông báo trạng vào HOLD[I]:yêu cầu treo địa chỉ bus đa hệ truyền dữ bus nhớ haytrên vào ra.Tác biết CPU đãliệu chấp nhận thái của CPU CPU đểngắt mạch ngoài thực HLDA[O]:thông báonhận yêu động mức thấptruyền yêu cầu dữ đaCPU hợp hiện trao đổi bộ nhớ cầuliệu treo đã được chu kỳ xuất bộvới nhớ bằng cách truy nhập trực chấp nhận tiếp (DMA) Chế độ Max RQ/GT0,RQ/GT1[O]: LOCK[O]: tác động mức Là các tín có hiệu thấp.Khi tínyêu hiệucầu này dùng bus của bộ vxl thì không có thiết bịkhác ngoài hệ thống nào được thâmhoặc nhập vào thông báoCPU chấp nhận treo Bus của của CPU 4.2.Mợt sớ mạch phụ trợ • • Mạch điều khiển bus 8288 Mạch tạo xung nhịp 8284 Mạch điều khiển Bus 8288 U1 CLK[I]:nhận xung nhịp từ CEN[I ]:cung DEN MRD để ̣ thống đồngcấp bộ tín tạohiệu các tín và các tín khiển hiệu điều khiển của 8288 hiệu điều từ 8288 MWT dụng IOB[I]:chọn các để chếkích độ bus khác AEN[I]:sử hoạt AMW 13 độ Bus vào IOB=1:chế tín hiệu ngõ sau thời gian IOR IOB=0:chế trễ MC/PD[O]:tín hiệu 150ns11 độ Bus hệ thống CLK cấp tới IOW 12 ngõ cung 15 DEN[O]: cho phép CEN AIOW bộ điều khiển ngắt 14 Bus dữ liệu hệ thống INTA[O]:thông báo IOB INTA hoạt 6động CPU chấp nhận yêu AEN cầu ngắt DT/R 16 DT/R[O]:xác định chiều truyền dl của bộ đệm DEN 17 Bus dữ liệu hệ MC/PD thống 19 S0 18 S1 S2 ALE 8288 Mạch tạo xung nhịp 8284 U1 17 X1 READY CLK 10 CLK[O]:fCLK=fx/3 X1,X2[I]:nối với tinh thể RESET 16 PCLK=fx/6 thạch anh,xác định tần số PCLK[O]:f X2 OSC[O]:f=fx xung nhịp cung cấp cho toàn PCLK hệ thống AEN1,AEN2[I]:chọn RDY 12 chế độRDY1 ASYNC[I]:chọn đồng RDY OSC F/C[I]: chọn nguồn tín hiệu hoặc RDY2 RES[I]:nhận tín hiệu reset bộ AEN1 chuẩn cho 8284 RDY1,RDY2[I]: thông báo hệ thống READY[O]:cung cấp từ tín hiệu EFI[I]:lối vàosẵn cho xung 14 AEN2 RESET[O]:cung trạng thái sàng của bộ cấp tín READY tớibên CPU có RDY EFI bộ dao động ngoài nhớ hoặc TBNV hiệu tác reset đã được đồng động 15 CSY NC bộ 13 ASY NC F/C 11 RES 8284 Chu kỳ đọc dữ liệu Chu kỳ ghi dữ liệu 4+NWAIT = TCY T1 T2 T3 4+NWAIT = TCY Twait T4 T1 T2 T3 Twait CLK ALE IO/M Add/ Status Add/ Data BHE A19-16 S7-S3 A15-0 D15-0 BHE A19-16 S7-S3 A15-0 DATA OUT D15-0 RD Ready Ready Ready WAIT WAIT DT/R DEN WR Memory Access time Hình 5.5: Giản đồ thời gian hoạt động của 8086 T4 4.3.Nối ghép với bợ nhớ • Khá i niệ m bọ nhớ • Dung lượng bọ nhớ • Tỏ chức củ a bọ nhớ Khái quát về bộ nhớ bán dẫn ➢ Khá i niệ m : bọ nhớ là cá c IC nhớ được gọ i là bọ nhớ bá n dã n hay bọ nhớ chính củ a hệ thó ng VXL Bọ nhớ bá n dã n dù ng để lưu giữ mã lệ nh và dữ liệ u ➢ Só lượng chip nhớ : Só lượng bit mà chíp nhớ bá n dã n có thể dù ng để lưu dữ liệ u ➢ Tỏ chức bọ nhớ : Tỏ chức thêo cá c o nhớ vi mạ ch _Só lượng bit mõ i o nhớ củ a chip luon bà ng só chan dữ liệ u củ a chip nhớ đó _Só o nhớ lạ i phụ thuọ c só chan địa chỉ và bà ng luỹ thừa củ a só chân địa Khái quát về bợ nhớ bán dẫn • VD1 :Mọ t chip nhớ có 12 chan địa chỉ và chan dữ liệ u Hã y xá c định: • (a) Tỏ chức bọ nhớ (b) Dung lượng Khái quát về bợ nhớ bán dẫn • VD2 :Vi mạ ch nhớ 512 K có chan dữ liệ u Hãy xác định: • (a) Tỏ chức bọ nhớ • (b) Só chan địa chỉ Phân loại bộ nhớ bán dẫn Bảng 3-2 Một số ROM thông dụng Kiểu Ký hiệu Tốc độ (ns) Dung lượng Tổ chức Số chân Vpp (V) PROM 74S188 74S472 74S573 35 60 60 256 4K 4K 32x8 512x8 1Kx4 16 20 18 5 UV-EPROM 2716 2716-1 2716B 2732A-45 2732A-20 27C32 2764A-25 27C64-15 27128-20 27C128-25 27256-20 27C256-20 27512-25 27C512-25 27C010-12 27C201-12 27C401-12 450 350 450 450 200 450 250 150 200 250 200 200 250 250 120 120 120 16K 16K 16K 32K 32K 32K 64K 64K 128K 128K 256K 256K 512K 512K 1M 2M 4M 2Kx8 2Kx8 2Kx8 4Kx8 4Kx8 4Kx8 8Kx8 8Kx8 16Kx8 16Kx8 32Kx8 32Kx8 64Kx8 64Kx8 128x8 256x8 512x8 24 24 24 24 24 24 28 28 28 28 28 28 28 28 32 32 32 25 25 12,5 21 21 25 12,5 12,5 12,5 12,5 12,5 12,5 12,5 12,5 12,5 12,5 12,5 EEPROM 28C16A-25 2864A 250 250 16K 64K 2Kx8 8Kx8 24 28 none none Flash ROM 28F256-20 28F256-15 28F010-20 28F020-15 200 150 200 150 256K 256K 1M 2M 32Kx8 32Kx8 128Kx8 256Kx8 32 32 32 32 12 12 12 12 Khái quát về bợ nhớ bán dẫn • VD3 :Cho chip ROM 27128, dựa và o bả ng 3-2, hã y tìm só chan dữ liệ u và só chan địa chỉ Bảng 4-3 Một số chip RAM thông dụng Dung lượng Tổ chức 6116-1 6116LP-70* 6264-10 62256LP-10* 100 70 100 100 16K 16K 64K 256K 2Kx8 2Kx8 8Kx8 32Kx8 24 24 28 28 DRAM 4116-20 4116-15 4116-12 4416-12 4416-15 4164-15 41464-8 41256-15 41256-6 414256-10 511000P-8 514100-7 200 150 120 120 150 150 80 150 60 100 80 70 16K 16K 16K 64K 64K 64K 256K 256K 256K 1M 1M 4M 16Kx1 16Kx1 16Kx1 16Kx1 16Kx1 64Kx1 64Kx1 256Kx1 256Kx1 256Kx4 1Mx1 4Mx1 16 16 16 18 16 16 18 16 16 20 18 20 NV-SRAM DS1220 DS1225 DS1230 100 150 70 16K 65K 256K 2Kx8 8Kx8 32Kx8 24 28 28 SRAM Ký hiệu Số chân Tốc độ (ns) Kiểu RAM (* LP- Dùng nguồn điện áp thấp) ... 64Kx8 128x8 256 x8 51 2x8 24 24 24 24 24 24 28 28 28 28 28 28 28 28 32 32 32 25 25 12 ,5 21 21 25 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 12 ,5 EEPROM 28C16A- 25 2864A 250 250 16K 64K 2Kx8... 74S472 74S573 35 60 60 256 4K 4K 32x8 51 2x8 1Kx4 16 20 18 5 UV-EPROM 2716 2716-1 2716B 2732A- 45 2732A-20 27C32 2764A- 25 27C64- 15 27128-20 27C128- 25 27 256 -20 27C 256 -20 2 751 2- 25 27C512- 25 27C010-12... 27C512- 25 27C010-12 27C201-12 27C401-12 450 350 450 450 200 450 250 150 200 250 200 200 250 250 120 120 120 16K 16K 16K 32K 32K 32K 64K 64K 128K 128K 256 K 256 K 51 2K 51 2K 1M 2M 4M 2Kx8 2Kx8 2Kx8 4Kx8