Đang tải... (xem toàn văn)
Nội dung cơ bản của chương 4 Bộ nhớ bán dẫn và hoạt động thiết kế bộ nhớ cho hệ vi xử lý nằm trong bộ bài giảng Kỹ thuật vi xử lý nhằm trình bày về các loại bộ nhớ, cấu trúc và nguyên lý hoạt động của các loại bộ nhớ, so sánh các loại ROM.
DuyTan University Kỹ thuật Vi xử lý ĐẠI HỌC DUY TÂN KHOA CÔNG NGHỆ THÔNG TIN CHƯƠNG BỘ NHỚ BÁN DẪN & THIẾT KẾ BỘ NHỚ CHO HỆ VI XỬ LÝ Nguyễn Văn Thọ Khoa Điện tử viễn thông Đại học Duy Tân – 2010 Nguyen Van Tho – Duy Tan University CÁC LOẠI BỘ NHỚ Bộ nhớ không bị liệu (non-volatile) • • • • • • • ROM (Read Only Memory) PROM (Programmable ROM) EPROM (Electrically programmable ROM) Flash EEPROM (Electrically Erasable Programmable ROM) FeRAM (Ferroelectric Random Access Memory) MRAM (Magnetoelectronic Random Access Memory) Bộ nhớ bị liệu (volatile) • • • • • • • • SRAM (Static RAM) SBSRAM (Synchronous Burst RAM) DRAM (Dynamic RAM) FPDRAM (Fast Page mode Dynamic RAM) EDO DRAM (Extended Data Out Dynamic RAM) SDRAM (Synchronous Dynamic RAM) DDR-SDRAM (Double Data Rate SDRAM) RDRAM (Rambus Dynamic RAM) 3-2 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University CẤU TRÚC & HOẠT ĐỘNG Các chân địa Pk-1 – P0 Đầu vào chọn chip CE (SE) Điều khiển đọc RD (OE) Điều khiển ghi WR (WR) Mạch giải mã Tập hợp nxm cell nhớ 1bit Các chân liệu Dm-1 – D0 m thường 8,16,32 Tuỳ thuộc vào dung lượng nhớ (tức n) có số đường địa tương ứng VD : n= Ỉ k=3 ; n=256 Ỉ k=8 3-3 Nguyen Van Tho – Duy Tan University CẤU TRÚC & HOẠT ĐỘNG DUNG LƯỢNG CHIP NHỚ - Một chíp nhớ xem mảng gồm n ô nhớ - Dung lượng chip nhớ thường biểu diễn nxm - m số chân liệu chip nhớ (m=4,8,16 ) - log2(n) = p số chân địa chip nhớ HOẠT ĐỘNG ĐỌC - Đưa tín hiệu địa thích hợp vào chân địa - Đưa tín hiệu vào chân điều khiển đọc (RD) - Đưa tin hiệu vào chân chọn chíp ¾ Khi m bit số liệu ghi có địa tương ứng xuất chân liệu HOẠT ĐỘNG GHI - Đưa tín hiệu địa thích hợp vào chân địa - Đưa số liệu cần ghi vào chân liệu - Đưa tín hiệu vào chân điều khiển ghi (RW) - Đưa tin hiệu vào chân chọn chíp ¾ Khi m bit số liệu lưu ghi có địa tương ứng 3-4 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University HOẠT ĐỘNG ĐỌC Ví dụ nhớ byte Đọc byte địa 011 1 P2 P1 P0 CE RD WR 000 001 010 011 100 101 110 111 00110100 10100101 11100111 10100100 00000000 11111111 00111110 01100110 D7 D6 D5 D4 D3 D2 D1 D0 1 0 0 3-5 Nguyen Van Tho – Duy Tan University HOẠT ĐỘNG GHI Ví dụ: Ghi vào nhớ địa 101 giá trị 10000001 1 P2 P1 P0 CE RD WR 000 001 010 011 100 101 110 111 00110100 10100101 11100111 10100100 00000000 11111111 10000001 00111110 01100110 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 3-6 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University EPROM Ghi vào EPROM • • • • Ghi vào Eprom gọi lập trình cho Eprom Sử dụng thiết bị chuyên dụng gọi nạp EPROM ( Program) Chân Vpp cấp điện áp gọi điện áp lập trình ( thường 12 V) Dữ liệu chân liệu ghi vào ô nhớ xác định chân địa có xung đưa vào chân PGM EPROM họ 27x Số hiệu Dung lượng 2708 2716 2732 2764 27128 27256 27512 1Kx8 2Kx8 4Kx8 8Kx8 16Kx8 32Kx8 64Kx8 A0–Ap-1 D0-Dm-1 OE CE PGM Vpp 3-7 Nguyen Van Tho – Duy Tan University EPROM 2716 Sơ đồ chân Chu kỳ đọc U2 23 22 19 20 18 21 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 OE CE VPP O0 O1 O2 O3 O4 O5 O6 O7 10 11 13 14 15 16 17 Address CE Output 120 100 450 2716 3-8 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University SO SÁNH SỐ LOẠI ROM Loại ROM Thời gian ghi Thời gian đọc số lần ghi Kích thước ROM NA 35 ns Mbits PROM 1μs/bit 35 ns 128 Kbits EPROM 1ms/bit 45 ns 16 Mbits Flash 1μs/2 KB 35 ns triệu GBits EEPROM 10 ms/page 200 ns 10000 Mbit FeRAM 60 ns 50 ns 1000 tỉ 32 Mbits 5ns 1015 Mbits MRAM 5ns 3-9 Nguyen Van Tho – Duy Tan University SRAM Đặc điểm: • • • • transistors bit: đắt! Bị liệu nguồn Nhanh: thời gian đọc ghi ns Liên tục tiêu thụ lượng Ứng dụng: A0–Ap-1 D0-Dm-1 OE WE CS • Bộ nhớ nhỏ nhanh (cache) SRAM HỌ 62X Số hiệu Dung lượng 6208 6216 6232 6264 62128 62256 62512 1Kx8 2Kx8 4Kx8 8Kx8 16Kx8 32Kx8 64Kx8 3-10 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University DRAM Đặc điểm: • transistor bit: rẻ, nhiên việc điều khiển trình làm tươi làm tăng giá thành DRAM • Chỉ tiêu thụ lượng trình làm tươi truy nhập • Tương đối nhanh: thời gian đọc ghi 50 ns • Mỗi hàng phải làm tươi sau ms ¾Nếu có 1024 hàng, chu kỳ làm tươi μs Được dùng làm nhớ hệ vi xử lý Ví dụ: TMS 4464 (64K*4) A0-A7 D0-D3 OE WE CAS RAS CAS: cho phép chốt địa cột RAS: cho phép chốt địa hàng 3-11 Nguyen Van Tho – Duy Tan University SRAM & DRAM Giá thành SRAM DRAM Bộ điều khiển làm tươi Kích thước 3-12 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Ví dụ : Xét hệ vi xử lý có nhớ 512KB AX BX CX DX CS SS DS ES 0023 Bộ nhớ gồm khối nhớ 512K A19 A18 19 A18 : : A0 A0 D7 D7 : : D0 2000 7FFFF 7FFFE D0 20023 RD MEMR WR MEMW CS 00001 00000 BP SP SI DI MOV AH , [BX] 3-13 Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Điều xảy vi xử lý đọc ô nhớ 20023 ? AX BX CX DX CS SS DS ES F0XX 0023 A19 A18 Bộ nhớ gồm khối nhớ 512K A18 : : A0 D7 : D0 2000 MEMR MEMW A0 11110000 7FFFF 7FFFE D7 : D0 RD WR CS 20023 11110000 00001 00000 BP SP SI DI MOV AX, 2000H MOV DS, AX MOV BX, 0023H MOV AH , [BX] 3-14 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Điều xảy vi xử lý đọc nhớ A0023 ? AX BX CX DX CS SS DS ES F0xx 0023 A19 A18 Bộ nhớ gồm khối nhớ 512K A18 : : A0 D7 : D0 A000 A0 11110000 7FFFF 7FFFE D7 : D0 MEMR RD MEMW WR 20023 11110000 00001 00000 CS BP SP SI DI MOV AX, A000H MOV DS, AX MOV BX, 0023H MOV AH , [BX] 3-15 Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ KẾT LUẬN ¾ Nếu chân A19 để trống việc đọc nhớ 20023h khơng khác đọc nhớ A0023h ¾Một nhớ chiếm địa vật lý 3-16 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Ví dụ : Hệ vi xử lý gồm khối nhớ 512KB AX BX CX DX CS SS DS ES 0023 A19 A18 Bộ nhớ gồm khối nhớ 512K A18 : : A0 A0 D7 D7 : : D0 A000 D0 RD MEMR MEMW WR CS BP SP A18 : A0 SI DI D7 : D0 RD WR CS 7FFFF 7FFFE 20023 00001 00000 7FFFF 7FFFE 20023 00001 00000 3-17 Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Điều xảy hệ vi xử lý đọc ô nhớ 20023h AX BX CX DX CS SS DS ES 0023 A19 A18 : A18 : A0 A0 D7 01010101 D7 : D0 2000 Bộ nhớ gồm khối nhớ 512K MEMR MEMW BP SP : D0 RD WR CS A18 : A0 SI DI 11110000 D7 : D0 RD MOV AH , [BX] WR CS 7FFFF 7FFFE 20023 01010101 00001 00000 7FFFF 7FFFE 20023 00001 00000 11110000 3-18 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ KẾT LUẬN : ¾ Nếu chân A19 để trống chíp nhớ hoạt động ¾Nếu 8086 xuất địa để đọc nhớ chíp nhớ xuất số liệu lượt Ỉ xung đột bus Giải pháp : Nếu A19 mức logic chip hoạt động Nếu A19 mức logic chíp hoạt động Ỉ mạch giải mã 3-19 Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Điều xảy hệ vi xử lý đọc nhớ 20023h AX BX CX DX CS SS DS ES 0023 A19 A18 : A18 : A0 A0 D7 D7 : D0 2000 Bộ nhớ gồm khối nhớ 512K MEMR MEMW BP SP SI DI : D0 RD WR CS A18 : A0 11110000 D7 : D0 RD WR Mạch giải mã CS 7FFFF 7FFFE 20023 FFFFF 01010101 00001 00000 7FFFF 7FFFE 20023 00001 00000 80000 7FFFF 11110000 00000 3-20 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Không gian địa nhớ A19A18A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00000h 0 0 0 0 0 00 0 00 0000 7FFFFh 1 1 1 1 11 1 11 1111 80000h 0 0 0 0 00 0 00 0000 FFFFFh 1 1 1 1 1 11 1 11 1111 3-21 Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Thiết kế nhớ cho hệ vi xử lý ghép nối số chíp nhớ có sẵn vào Bus hệ thống hệ vi xử lý cho đảm bảo dung lượng cần thiết khơng có đụng độ xảy Thiết kế nhớ thực chất thiết kế mạch giải mã 3-22 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ U1 Giới thiệu IC giải mã 74138 Để IC hoạt động thiết lập sau : 1Ỉ G1 0ỈG2A 0Ỉ G2B INPUT A B C OUTPUT C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 G1 G2A G2B 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 3-23 Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Bài toán : Hãy thiết kế nhớ cho 8086 với yêu cầu sau : Bộ nhớ gồm có SRAM ROM SRAM có dung lượng 2kX8 có địa từ 00000h ROM có dung lượng 2kX8 có địa sau phần SRAM Sử dụng chip nhớ EPROM 2716 , SRAM 6216 ; cổng logic chip giải mã 74138 3-24 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Bước : Vẽ đồ nhớ FFFFFh 2KB= 2048 byte = 211 byte Ỉcần 11 bit địa 00FFFh 00000000000b Ỉ 11111111111b EPROM 2Kx8 (000h Ỉ 7FFh) 00800h 007FFh SRAM 2Kx8 00000h 3-25 Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Bước : Triển khai địa biên từ HEX sang BIN A19A18A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00000h … 007FFh 00800h … 00FFFh … FFFFFh 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Nhận xét : SRAM : A11 Ỉ A19 =0 EPROM : A12Ỉ A19 =0 ; A11 =1 3-26 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Bước : Vẽ mạch giải mã Yêu cầu mạch giải mã ngồi: Các tín hiệu địa A-Bus Các tín hiệu dùng làm tín hiệu chọn chíp cho chíp nhớ MẠCH GIẢI MÃ NGỒI Các tín hiệu điều khiển C-Bus 3-27 Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Vẽ mạch giải mã D-BUS A10-A0 A10-A0 A13 A12 A11 IO/M A19 A18 A17 A16 A15 A14 C B A 74138 G1 G2 G3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 CS 6116 2Kx8 OE WE A10-A0 D7-D0 A10-A0 CE OE 2716 2Kx8 D7-D0 3-28 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Bước : Thử lại Đọc nhớ SRAM địa 005E4h D-BUS 005E4h = 0000.0000.0101.1110.0100b A10-A0 A13 A12 A11 IO/M A10-A0 C B A 74138 G1 G2 A19 A18 A17 A16 A15 A14 0 0 0 G3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 1 CS 6116 2Kx8 OE WE A10-A0 D7-D0 A10-A0 CE OE 2716 2Kx8 D7-D0 3-29 Nguyen Van Tho – Duy Tan University VÍ DỤ Hãy thiết kế nhớ cho 8086 với yêu cầu sau : Bộ nhớ 16KB gồm có SRAM ROM SRAM có dung lượng 8kX8 có địa từ 00000h ROM có dung lượng 8kX8 có địa sau phần SRAM Sử dụng chip nhớ EPROM 2764 , SRAM 6264 ; cổng logic chip giải mã 74138 3-30 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University GIẢI Bước : Vẽ đồ nhớ FFFFFh 2KB= 2048 byte = 211 byte Ỉcần 11 bit địa 03FFFh 00000000000b Ỉ 11111111111b EPROM 8Kx8 2Kx8 (000h Ỉ 7FFh) 02000h 01FFFh SRAM 2Kx8 8Kx8 00000h 3-31 Nguyen Van Tho – Duy Tan University GIẢI Bước : Triển khai địa biên từ HEX sang BIN A19A18A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00000h … 01FFFh 02000h … 03FFFh … FFFFFh 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Nhận xét : SRAM : A13 Ỉ A19 =0 EPROM : A14Ỉ A19 =0 ; A13 =1 3-32 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University GIẢI Vẽ mạch giải mã D-BUS A12-A0 A12-A0 A15 A14 A13 IO/M C B A 74138 G1 G2 A19 A18 A17 A16 G3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 CS 6116 2Kx8 OE WE A12-A0 D7-D0 A12-A0 CE OE 2716 2Kx8 D7-D0 3-33 Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Thử lại D-BUS A12-A0 A12-A0 A15 A14 A13 IO/M C B A 74138 G1 G2 A19 A18 A17 A16 G3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 CS 6116 2Kx8 OE WE A12-A0 D7-D0 A12-A0 CE OE 2716 2Kx8 D7-D0 3-34 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University VÍ DỤ Hãy thiết kế nhớ cho 8086 với yêu cầu sau : Bộ nhớ 1MB gồm có SRAM ROM ROM gồm có phần, phần có dung lượng 128kX8 nằm phần phần cuối nhớ SRAM có dung lượng 768kX8 có địa nằm phần ROM Sử dụng chip nhớ EPROM 271024 (128Kx8) , SRAM 621024 ; cổng logic chip giải mã 74138 3-35 BẢN ĐỒ BỘ NHỚ FFFFFh E0000h DFFFFh Nguyen Van Tho – Duy Tan University khối ROM khối 128K C0000h BFFFFh A0000h 9FFFFh khối RAM khối 128K 80000h 7FFFFh 128Kx6 =768KB 60000h 5FFFFh 40000h 3FFFFh 20000h 1FFFFh 00000h 3-36 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University A19A18A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00000h 1FFFFh 20000h 3FFFFh 40000h 5FFFFh 60000h 7FFFFh 80000h 9FFFFh A0000h BFFFFh C0000h DFFFFh E0000h FFFFFh 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3-37 ... WE A10-A0 D7-D0 A10-A0 CE OE 2716 2Kx8 D7-D0 3-2 8 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University THIẾT KẾ BỘ NHỚ Bước : Thử lại Đọc nhớ SRAM địa 005E4h D-BUS 005E4h =... A0–Ap-1 D0-Dm-1 OE WE CS • Bộ nhớ nhỏ nhanh (cache) SRAM HỌ 62X Số hiệu Dung lượng 6208 6216 6232 62 64 62128 62256 62512 1Kx8 2Kx8 4Kx8 8Kx8 16Kx8 32Kx8 64Kx8 3-1 0 DuyTan University Kỹ thuật Vi xử. .. A19 =0 EPROM : A 14? ?? A19 =0 ; A13 =1 3-3 2 DuyTan University Kỹ thuật Vi xử lý Nguyen Van Tho – Duy Tan University GIẢI Vẽ mạch giải mã D-BUS A12-A0 A12-A0 A15 A 14 A13 IO/M C B A 741 38 G1 G2 A19