Vi xử lý và lập trình hợp ngữ

Vi xử lý và lập trình hợp ngữ

Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG MC LC Trang Chơng 1. Giới thiệu chung 1.1 Sự ra đời và phát triển của các bộ vi xử lý 4 1.2 Sơ đồ khối cấu trúc và hoạt động của hệ vi xử lý 4 Chơng 2. Bộ nhớ bán dẫn 2.1 Phân loại bộ nhớ 6 2.1.1 Bộ nhớ cố định (ROM, PROM) 7 2.1.2 Bộ nhớ bán cố định (EPROM, EEPROM, FLASH) 8 2.1.3 Bộ nhớ đọc ghi (SRAM, DRAM) 10 2.1.4 Bộ nhớ ngoài 10 2.2 Phân cấp bộ nhớ 10 2.3 Cấu trúc của mạch nhớ tĩnh SRAM 2.3.1 Giới thiệu công nghệ 12 2.3.2 Cấu trúc mạch nhớ SRAM 12 2.3.2.1 Bit nhớ 12 2.3.2.2 Thanh ghi 14 2.3.2.3 Bộ giải mã 15 2.3.2.4 Mạch nhớ SRAM (Các thành phần, quy trình đọc ghi, biểu đồ thời gian) 18 2.3.3 Thiết kế thẻ nhớ SRAM 19 2.4 Cấu trúc của mạch nhớ DRAM 19 Chơng 3. Các bộ vi xử lý v vi iu khin 3.1 Giới thiệu bộ vi xử lý 8 bit tổng quát 23 3.2 Bộ vi xử lý 8 bit (8086/8088) 3.2.1 Sơ đồ khối bộ vi xử lý 8 bit 23 3.2.2 Các thanh ghi ca 8086/88 24 3.2.3 Biểu đồ thời gian của chu kỳ đọc ghi số liệu 27 3.2.5 Ghép nối các chân tín hiệu 8088 30 3.2.6 Hệ lệnh của bộ vi xử lý 8 bit 31 3.3 Giới thiệu các bộ vi xử lý tiên tiến dũng 80x86 Thỏi Nguyờn 8-2008 1 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG 3.4 Vi điều khiển 8x51/52 80 3.5 Vi điều khiển thế hệ mới AVR 3.5.1. Giới thiệu chung về AVR 96 3.5.2. Bus I 2 C và SPI 103 3.5.3. AVR 90S8535 105 3.6 Các hệ thống trên một chip có khả năng tái cấu hình (SoC) 3.6.1. SoC là gì? 105 3.6.2. Giới thiệu PSoC 108 3.6.3. PSoC CY8C29446 108 Chơng 4. Các bộ điều khiển và ghép nối dữ liệu 4.1. Vào/ ra số liệu điều khiển bằng ngắt 4.1.1 Nguyên lý vào/ra điều khiển bằng ngắt 117 4.1.2 Bộ điều khiển ngắt PIC (8259) 119 4.1.3 Ngắt trong máy tính IBM/PC 126 4.2. Vào/ra số liệu điều khiển bằng thâm nhập bộ nhớ trực tiếp DMA 4.2.1 Nguyên lý vào/ ra bằng DMA 127 4.2.2 Bộ thâm nhập bộ nhớ trực tiếp DMAC (8237) 129 4.2.3 Sử dụng bộ điều khiển DMAC trong hệ vi xử lý 132 4.3. Bộ đếm lập trình đợc 4.3.1 Sơ đồ khối bộ đếm lập trình đợc (8254) 132 4.3.2 Các chế độ làm việc của bộ đếm lập trình 133 4.3.3 Sử dụng bộ đếm trong hệ vi xử lý 135 4.4. Phối ghép vào ra nối tiếp 4.4.1 Nguyên lý vào/ ra nối tiếp 136 4.4.2 Mạch thu phát thông tin nối tiếp UART 139 4.5. Phối ghép với thiết bị vào/ra qua cổng song song 4.5.1 Ghép nối song song đơn giản 147 4.5.2 Mạch phối ghép vào/ra song song lập trình đợc PPI 8255A 4.5.2.1 Các khối của PPI 148 4.5.2.2 Các tín hiệu của PPI 148 4.5.2.3 Các chế độ làm việc của PPI 149 4.5.2.5 Ghép nối PPI trong hệ vi xử lý 149 Thỏi Nguyờn 8-2008 2 Phạm Đức Long Bộ môn CNĐKTĐ Khoa CNTT - ĐHTN BÀI GIẢNG MÔN HỌC VI XỬ LÝ VÀ LẬP TRÌNH HỢP NGỮ Ch−¬ng 5 ThiÕt kÕ hÖ thèng vi xö lý 5.1 ThiÕt kÕ phÇn cøng 150 5.2 ThiÕt kÕ phÇn mÒm 150 5.2.1 ROM Mapping 5.2.2 RAM Mapping 5.2.3 ThiÕt kÕ c¸c ch−¬ng tr×nh hÖ thèng 5.2.4 ThiÕt kÕ c¸c ch−¬ng tr×nh øng dông Thái Nguyên 8-2008 3 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG Chơng 1. GII THIU CHUNG 1.1 Sự ra đời và phát triển của các bộ vi xử lý Bộ vi xử lý là 1 thành phần không thể thiếu đợc trong các hệ thống tính toán máy vi tính. Sự phát triển: Thế hệ 1 (1971 - 1973): Bộ vi xử lý đầu tiên ra đời 1971 là 4004 sản phẩm của hãng Intel 4 bit số liệu, 12 bit địa chỉ. Tiếp theo là 4040, 8008 Đặc điểm chung: + Sử dụng công nghệ PMOS ( lỗ trống) + Tốc độ thực hiện lệnh 10-60às. Tốc độ xung đồng hồ 0.1 đến 0.8 MHz + Tập lệnh đơn giản Thế hệ 2 (1974-1977): Thế hệ các vi xử lý 8 bit nh 6800, 8080, 8085 có thể quản lý 64KB bộ nhớ. Đặc điểm: + Sử dụng công nghệ NMOS (Có mật độ phần tử trên một đơn vị diện tích lớn hơn PMOS) + Tốc độ thực hiện lệnh 1-8às. Tốc độ xung đồng hồ 1-5MHz Thế hệ 3(1978-1982): Thời kỳ các vi xử lý 16 bit 8086/80186/80286 hoặc 68000. + Có tập lệnh đa dạng hơn + Khả năng phân biệt bộ nhớ cao hơn: 1-16MB bộ nhớ 64KB thiết bị ngoại vi + Sản xuất bằng công nghệ HMOS (HMOS, XMOS, VMOS: cải tiến của NMOS) + Tốc độ 0.1 - 1às. Xung đồng hồ 5-10MHz Thế hệ 4(1983 - nay): Thời kỳ các bộ vi xử lý 32 bit nh 80386/486/PI,PII,PIII, PIV với các kỹ thuật tiên tiến pipeline, cache, vitual memory, HT Tất cả đều có bộ đồng xử lý toán học, bộ quản lý bộ nhớ MMU. 1.2 Sơ đồ khối cấu trúc và hoạt động của hệ vi xử lý Bộ vi xử lý là 1 thành phần không thể thiếu đợc để xây dựng các hệ thống tính toán, máy vi tính. Nhng bộ vi xử lý còn phải kết hợp với các thành phần khác để tạo nên hệ vi xử lý Sơ đồ dới đây là sơ đồ tổng quát của các hệ vi xử lý kinh điển áp dụng cho các hệ nhỏ và các máy tính đời đầu. Các máy tính hiện nay có cấu trúc khác hơn. Thỏi Nguyờn 8-2008 4 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG In Abus Dbus I/O M CPU Out Cbus CPU (Central Processing Unit): Bộ não của máy tính gồm các mạch vi điện tử có độ tích hợp rất cao (hàng triệu tranzito trong 1 chip). Nó gồm có các phần: + CU (Control Unit): Khối điều khiển có chức năng: đọc mã lệnh dới dạng tập hợp các bit 0/1 từ các ô nhớ trong bộ nhớ. Giải mã các lệnh thành dãy các xung điều khiển để điều khiển các khối khác thực hiện nh điều khiển ALU, điều khiển ra ngoài àPC + ALU (Arithmetic Logic Unit): Khối tính toán số học và logic: Tổ hợp các mạch logic điện tử phức tạp cho phép thực hiện các thao tác trên các thanh ghi nh +, -, *, /, AND, OR, NOT + Registers: Các thanh ghi Một CPU có thể có nhiều thanh ghi: + Thanh ghi con trỏ lệnh IP (bộ đếm chơng trình) chứa địa chỉ của lệnh sắp thực hiện: Các chơng trình máy tính là tập hợp của các lệnh. CPU sẽ lấy từng lệnh ra để chạy. Để điều khiển chính xác việc thực hiện này cần có một bộ đếm chơng trình. + Các thanh ghi khác: Các thanh ghi đoạn, thanh ghi lệch, thanh ghi con trỏ và chỉ số, thanh ghi cờ là các thanh ghi đảm nhiệm các chức năng nhất định trong hoạt động của bộ vi xử lý (Sẽ nghiên cứu kỹ qua VXL 8086/8088) Bộ nhớ (Memory): Có hai loại chính ROM: Chứa các chơng trình và số liệu cố định, chúng không bị mất khi ngắt điện cung cấp cho vi mạch nhớ ROM. Chơng trình khởi động máy tính, các chơng trình vào ra cơ sở thờng đợc chứa trong ROM. RAM: Khi ngắt điện nguồn nuôi vi mạch RAM nội dung lu trữ trong nó sẽ bị mất. RAM lu giữ một phần chơng trình hệ thống, một số số liệu của hệ thống, các chơng trình ứng dụng, các kết quả trung gian của quá trình tính toán, xử lý. Thỏi Nguyờn 8-2008 5 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG Thiết bị vào/ra(I/O): Đây là khối tạo khả năng giao tiếp giữa hệ vi xử lý và bên ngoài. Do đặc điểm của các thiết bị ngoài và hệ trung tâm (Gồm CPU+Bộ nhớ) hoạt động có sự khác nhau về tốc độ làm việc, mức vật lý điện, phơng thức nên cần có bộ phối ghép đệm, đảm bảo cho các khối thiết bị ngoài giao tiếp đợc với hệ trung tâm. Bộ ghép giữa bus hệ thống và thiết bị ngoài gọi là cổng. Mỗi cổng có một địa chỉ xác định. Hệ thống bus: Là tập hợp các đờng dây dẫn ghép nối các chân địa chỉ, dữ liệu, các chân tín hiệu điều khiển của 3 khối đã nêu trên. Abus: Nối các đờng dây địa chỉ của CPU với 2 khối M và I/O. Khả năng phân biệt địa chỉ của CPU phụ thuộc số chân địa chỉ của nó. Số này có thể là 16, 20, 24, 36 chân. Chỉ có CPU mới có khả năng phát ra tín hiệu địa chỉ - Có một thiết bị nữa có thể phát ra tín hiệu địa chỉ là DMAC (DMA Controller). Dbus: Dùng để vận chuyển dữ liệu. Độ rộng của nó 8, 16, 32, 64 bit. Dbus có tính 2 chiều. Các phần tử có đầu ra nối thẳng với bus dữ liệu đều phải đợc trang bị đầu ra 3 trạng thái để có thể làm việc bình thờng với bus này. Cbus: Gồm nhiều đờng dây tín hiệu khác nhau. Mỗi tín hiệu có 1 chiều xác định. Các tín hiệu trên Cbus bao gồm các tín hiệu điều khiển từ CPU nh đ/k đọc viết, tín hiệu trạng thái từ bộ nhớ, thiết bị ngoại vi báo cho CPU nh INTR, HOLD Hoạt động của hệ: Chơng trình và dữ liệu đợc chứa trong bộ nhớ ngoài đợc đa vào bộ nhớ trong (RAM). Sau đó đợc CPU lấy dần ra để xử lý. CPU thực hiện: + Lấy lệnh + Giải mã lệnh + điều khiển thực hiện lệnh Đó là một vòng lặp, trong quá trình thực hiện vòng lặp đó nếu có tác động ngắt hoặc yêu cầu DMA CPU sẽ đáp ứng các yêu cầu này sau đó lại quay trở laị chu trình hoạt động chính. Chơng 2. B NH BN DN 2.1 Phân loại bộ nhớ Bộ nhớ dùng để lu trữ lệnh và dữ liệu Bộ nhớ đ ợc xây dựng từ các phần tử nhớ cơ bản, mỗi phần tử là một bit thông tin. Thỏi Nguyờn 8-2008 6 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG Bộ nhớ bán dẫn N g oài Cố định Bán cố định Đọc/Ghi ROM DRAM SRAM FLASH EEPROM EPROM PROM Bộ nh ớ 2.1.1 Bộ nhớ cố định (ROM, PROM) D1 D0 Đầu ra D3 D2 D1 Các ô nhớ địa chỉ 0 0 0 1 1 0 1 1 Nếu có diot: Đầu ra =1. Nếu không có diot: Đầu ra = 0 Thỏi Nguyờn 8-2008 7 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG CS=1. Đầu ra khi địa chỉ đúng bằng 1, đảo đi bằng 0. Đầu tiên các cầu chì còn nguyên. Nếu vẫn còn cầu chì: điot thông đầu ra d i = 0 Nếu cắt cầu chì, không bị sụt áp đầu ra d i = 1 2.1.2 Bộ nhớ bán cố định (EPROM, EEPROM, FLASH) EPROM (Erasable Programmable ROM): Có cấu tạo đặc biệt dựa trên nguyên tắc làm việc của tranzito trờng có cực điều khiển v thờm ca ni. Việc nạp chơng trình cho EPROM đợc thực hiện bằng điện. Xoá chơng trình bằng tia cực tím, do tia cực tím ảnh hởng đến cực nguồn và cực máng. B nh EPROM cú th ghi li c. Ký hiệu 27xxx Trong ô nhớ dùng tranzito này, cực cửa đợc nối với đờng từ, cực máng nối với đờng bit và cực nguồn nối với nguồn chuẩn đợc coi là nguồn cho mức logic 1. Khác với tranzito MOS bình thờng, ở đây có thêm 1 cửa gọi là cửa nổi; Đó là một vùng vật liệu đợc thêm vào giữa lớp cách điện cao nh hình trên. Nếu cửa nổi không có điện tích thì không có ảnh hởng gì tới cực cửa điều khiển và tranzito hoạt động bình thờng. Tức là khi dây từ đợc kích hoạt (cực cửa có điện tích dơng) thì hv File oxide File oxide n-Sounce n-Drain Sounce DrainGate Floatin g Gate Control Gate H ình : Cấu trúc của 1 EPROM Thỏi Nguyờn 8-2008 8 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG tranzito thông, cực máng và cực nguồn đợc nối với nhau qua kênh dẫn và dây bit có mức logic 1. Nếu cửa nổi có các điện tử trong đó với các điện tích âm, chúng sẽ ngăn từ trờng điện điều khiển của cực điều khiển và dù dây từ có đợc kích hoạt thì cũng không thể phát ra trờng đủ mạnh với cực cửa điều khiển để làm thông tranzito. Lúc này đờng dây bit không đợc nối với nguồn chuẩn và ô nhớ đợc coi nh giữ giá trị logic 0. Việc nạp các điện tử vào cửa nổi , tức là tạo ra các ô nhớ có giá trị logic 0, đợc thực hiện bởi các xung điện có độ dài cỡ 50 ms và độ lớn +20V khi đặt vào cực cửa và cực máng. Lúc đó các điện tích mang có năng lợng lớn sẽ đi qua lớp cách điện giữa đế và cửa nổi. Chúng tích tụ trong vùng cửa nổi và đợc giữ ở đây sau khi xung chơng trình tắt. Đó là do cửa nổi đợc cách điện cao với xung quanh và các điện tử không có đủ năng lợng sau khi lạnh đi, để có thể vợt ra ngoài lớp cách điện đó nữa. Chúng sẽ đợc giữ lại ở đây trong một thời gian dài (khoảng 10 năm). Để xóa thông tin, phải chiếu tia tử ngoại vào chip nhớ. Những điện tử ở đây đợc hấp thụ năng lơng nhảy lên mức năng lợng cao, chúng sẽ rời cửa nổi nh cách thâm nhập vào đó. Trong chip EPROM có một cửa sổ bằng thạch anh chỉ để cho ánh sáng tử ngoại đi qua khi cần xóa số liệu trong bộ nhớ. EEPROM (Electric Erasable PROM): Có cấu tạo tơng tự EPROM nhng nạp xoá bằng điện. Ký hiệu 28xxx (vớ d vi mch EEPROM 2864, 28128). im khỏc ca EEPROM là một lớp kênh màng mỏng ôxit giữa vùng cửa nổi trải xuống dới đế và cực máng giữ vai trò quan trọng. Các lớp cách điện không thể lý tởng đợc, các lớp điện tích mang có thể thấm qua lớp phân cách với một xác suất thấp. Xác suất này tăng lên khi bề dày của lớp giảm đi và điện thế giữa hai cực ở hai mặt của lớp cách điện tăng lên. Muốn phóng các điện tích trong vùng cửa nổi, một điện thế (- 20V) đợc đặt vào cực cửa điều khiển và cực máng. Lúc này các điện tử âm trong cửa nổi đợc chảy về cực máng qua kênh màng mỏng ôxit và số liệu lu giữ đợc xóa đi. Điều chú ý là phải lu ý làm sao cho dòng điện tích này chảy không quá lâu, vì nếu không vùng cửa nổi này lại trở nên điện tích dơng làm cho hoạt động của trazito không đợc ở trạng thái bình thờng(1). Các chíp ROM hiện nay có thời gian thâm nhập cỡ từ 120-150 ns dài hơn nhiều thời gian đó trong các chip nhớ RAM. Flash ROM: Cấu tạo tơng tự EEPROM sử dụng với điện áp thấp hơn. Ký hiệu 29xxx, 39xxx Thỏi Nguyờn 8-2008 9 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG 2.1.3 Bộ nhớ đọc ghi (SRAM, DRAM) + Bộ nhớ RAM tĩnh là SRAM (Static RAM) thờng đợc xây dựng trên các mạch điện tử flip flop. + Bộ nhớ RAM động là DRAM (Dynamic RAM) đợc xây dựng trên cơ sở các điện tích ở tụ điện. Bộ nhớ này phải đợc hồi phục nội dung đều đặn, nếu không nội dung sẽ mất theo sự rò điện tích trên tụ. EDORAM, VRAM, SDRAM, SGRAM đều RAM động. Các bộ nhớ DRAM thờng thoả mãn các yêu cầu khi cần bộ nhớ có dung lợng lớn. Khi cần có tốc độ truy xuất lớn thì lại phải dùng các bộ nhớ SRAM với giá thành đắt hơn; cả hai loại này đều b mt thụng tin khi nguồn điện nuôi bị mất, Vì lý do này, các chơng trình dùng cho việc khởi động PC nh BIOS thờng phải nạp trong các bộ nhớ ROM. 2.1.4 Bộ nhớ ngoài Bộ nhớ chính bằng vật liệu bán dẫn trên bản mạch chính không thể lu trữ một khối lợng rất lớn các thông tin, do vậy cần phải có thêm các thiết bị nhớ bên ngoài nh băng giấy đục lỗ băng cassette, trống từ, đĩa từ, đĩa quang laser. Những thiết bị lu trữ dữ liệu ở ngoài nh vậy đợc gọi là bộ nhớ khối (mass storage) hay gọi là nhớ ngoài. Thiết bị nhớ khối thông dụng nhất là đĩa từ. Đĩa từ là một tấm đĩa tròn mỏng làm bằng chất dẻo mylar, hoặc bằng thủy tinh cứng hoặc bằng kim loại cứng, trên có phủ một lớp bột từ tính ôxit sắt từ. Đĩa từ sử dụng kỹ thuật ghi từ để lu trữ giữ liệu, đó là việc định hớng các domain từ để tạo ra các bit thông tin 0 và 1. Khi đã ghi lên đĩa, dữ liệu có thể tồn tại cả khi cắt điện PC. Tuy nhiên giống nh băng từ, dữ liệu cũ cũng có thể xóa đi thay thế bởi dữ liệu mới nhiều lần. K thut in t tng lai s cho phộp cú cỏc khi nh dung lng l n hon ton bng vi mch thay th a t- hin nay ó cú cỏc mch nh bỏn dn vi dung lng ti vi GB. 2.2 Phân cấp bộ nhớ CPU Registers Cache Bộ nhớ chính Bộ nhớ ngoài Bộ nhớ ảo: Trong các hệ VXL hiện đại đợc tạo nên bởi Cache, M và Bộ nhớ ngoài. Thỏi Nguyờn 8-2008 10 [...]... thức ghi lệnh ( Vi t lệnh nh thế nào ?) Ngôn ngữ máy dùng tập hợp các tín hiệu 0/1 máy tính làm vi c với các tín hiệu này Để vi t lệnh ta có thể dùng hệ 2 hoặc 16 Phát triển hơn dùng ngôn ngữ gợi nhớ, dùng ngôn ngữ bậc cao { Từ ngôn ngữ bậc cao assembly ngôn ngữ máy } Giữa các khâu biển đổi là các chơng trình dịch Ngôn ngữ máy 10111010 00000011 1011 0000 10001001 BAh 03h B0h 89h Hợp ngữ mov DX,0303... HC VI X Lí V LP TRèNH HP NG RAS CAS A0-A7 Đc cột Không quan tâm Đc hàng CS WR Do Data Sơ đồ đọc dữ liệu từ chip DRAM RAS CAS A0-A7 Đc cột Không quan tâm Đc hàng CS WR Data DIN Sơ đồ ghi dữ liệu vào chip DRAM Thỏi Nguyờn 8-2008 22 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG Chơng 3 CC B VI X Lí V VI IU KHIN 3.1 Giới thiệu bộ vi xử lý 8 bit tổng quát 3.2 Bộ vi xử lý. .. trong tập lệnh của bộ vi xử lý Trong 1 số bộ vi xử lý có thể dùng 2 byte cho mã lệnh, nhng byte thứ 2 không dùng hết các bit, nghĩa là có thể mã hoá gần 216 lệnh khác nhau Các địa chỉ của toán hạng Toán hạng có thể là nội dung các thanh ghi bên trong bộ vi xử lý, có thể là nội dung các ô nhớ VD: ADD AL, BL Thỏi Nguyờn 8-2008 31 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP... mục Registers Sau đó ấn nhả phím F7 để chạy chơng trình và xem các thanh ghi trong CPU đang hoạt động ra sao Số lợng các thanh ghi và độ lớn của chúng trong các bộ CPU hiện đại ngày càng đợc tăng lên cũng là 1 yếu tố làm cho các bộ vi xử lý này hoạt động nhanh hơn Dung lợng các thanh ghi trong 1 số vi xử lý hiện đại: Từ máy 386 các thanh ghi đa năng và thanh ghi cờ có độ lớn gấp đôi (32 bit) Các thanh... AD cú d liu n nh Chõn ny trng thỏi tr khỏng cao khi vi x lý chp nhn treo ALE: Xung cho phép chốt địa chỉ Khi ALE=1 bus dồn kênh sử dụng cho địa chỉ Khi CPU treo thì ALE=0 3.2.6 Hệ lệnh của bộ vi xử lý 8 bit Dạng thức của lệnh Mô tả đợc trong mỗi lệnh cần có các thông tin liên quan đến công vi c phải thực hiện Một lệnh với tất cả các loại vi xử lý đều bao gồm 2 phần cơ bản: Mã lệnh: Mã lệnh thờng... (Địa chỉ vật lý) F0000 RAM màn hình Vùng dành cho các chơng trình ứng dụng C0000 A0000 Hai file ẩn của DOS (0000:0400) (0000)0000: dữ liệu của DOS và BIOS Bảng vector ngắt 00400 00000 Một chơng trình khi nạp vào trong bộ nhớ nằm ở 4 vùng(đoạn): - Vùng chứa mã chơng trình (Code segment) - Vùng chứa dữ liệu và kết quả trung gian của chơng trình (Data segment) - Vùng ngăn xếp (stack) để quản lý các thông... lợng ô nhớ lớn hơn cần ghép nhiều vi mạch nhớ Khi đó để chọn vi mạch nhớ nào lại cần có một bộ giải mã địa chỉ nữa để chọn đợc vi mạch cần thiết VD: Xây dựng bộ nhớ 4KB từ 4 vi mạch 1 KB Vi mạch nhớ số 0 A bus RD C bus A10, A11 Bộ giải mã địa chỉ CS0 A0 A9 Vi mạch nhớ số 1 CS1 A0 A9 Vi mạch nhớ số N CSN A0 A9 Abus Chọn ô nhớ Giải thích hoạt động CPU muốn làm vi c với vi mạch nhớ nào thì nó phát ra tín... các tay chèo chèo theo nhịp của ngời cầm chịch đứng đầu thuyền Xung nhịp càng cao tốc độ xử lý của vi xử lý càng cao Một lệnh máy có thể tốn một đến vài chục xung nhịp VD: lệnh mov tốn 4 xung nhịp, lệnh loop tốn 17 xung nhịp, lệnh RET tốn 16 xung nhịp Mỗi một xung nhịp gọi là 1 clk (clock = xung đồng hồ) Các vi xử lý hiện nay(1/2008) đã đạt đến tốc độ trên 4GHz (Trên 4 tỷ clk trên giây) MSB - LSB Trong... AX,(SI+10) MOV CL,[DI]+5 ; Chuyển nội dung ô nhớ DS:(DI+5) vào CL Chế độ địa chỉ tơng đối chỉ số cơ sở Kết hợp hai chế độ địa chỉ chỉ số và cơ sở ta có chế độ địa chỉ chỉ số cơ sở VD: MOV AX,[BX][SI]+8 ;Chuyển nội dung 2 ô nhớ liên tiếp có địa chỉ DS:(BX+SI+8) và DS:(BX+SI+9) vào AX Tập lệnh của 8088 Xung đồng hồ clk là gì? Các thành phần trong 1 vi xử lý khi hoạt động đợc đồng bộ với nhau theo một xung... CPU không cao Khi có bộ đệm lệnh có thể thực hiện cơ chế xử lý xen kẽ Bộ đệm lệnh làm vi c theo kiểu "vào trớc, ra trớc " FIFO Các lệnh cứ nhận về đa vào đệm lệnh rồi lấy dần ra xử lý, không mất thời gian chờ lấy lệnh sau khi thực hiện NL GM TH NL GM TH NL GM TH NL GM TH NL GM TH NL GM TH 3.2.2 Các thanh ghi ca 8086/88 Số ô nhớ mà 8088 quản lý đợc là 220 = 1024.210 bytes = 1MB nhng thanh ghi trong . mạch nhớ DRAM 19 Chơng 3. Các bộ vi xử lý v vi iu khin 3.1 Giới thiệu bộ vi xử lý 8 bit tổng quát 23 3.2 Bộ vi xử lý 8 bit (8086/8088) 3.2.1 Sơ đồ khối bộ vi xử lý 8 bit 23 3.2.2 Các thanh. của bộ vi xử lý 8 bit 31 3.3 Giới thiệu các bộ vi xử lý tiên tiến dũng 80x86 Thỏi Nguyờn 8-2008 1 Phm c Long B mụn CNKT Khoa CNTT - HTN BI GING MễN HC VI X Lí V LP TRèNH HP NG 3.4 Vi điều. địa chỉ Vi mạch nhớ số 0 Vi mạch nhớ số 1 Vi mạch nhớ số N A 10 , A 11 A bus C bus RD A 0 A 9 A 0 A 9 A 0 A 9 Abus Chọn ô nhớ Giải thích hoạt động CPU muốn làm vi c với vi mạch