BÀI 1: BỘ ĐẾM ĐỒNG BỘMỤC TIÊU BÀI THÍ NGHIỆMSau khi hoàn thành bài thí nghiệm này, sinh viên sẽ có hiểu biết về hoạt động của một bộ đếm đồng bộ UP DOWN.CƠ SỞ LÝ THUYẾT74LS193 là bộ đếm thuận nghịch (updown) đồng bộ nguyên khối được xây dựng trên một khối vi mạch duy nhất.IC có độ phức tạp cổng là tương đương 55 cổng, nên nó được xếp vào loại mạch tích hợp quy mô trung bình (MSI).Trong bộ đếm LS193, hoạt động đồng bộ được cung cấp bằng cách đồng thời tất cả các flipflop. Chế độ hoạt độngnày đảm bảo rằng các đầu ra của bộ đếm thay đổi cùng một lúc.Một bộ đếm đồng bộ loại bỏ việc đầu ra thay đổi đột ngột – cái mà thường gắn với các bộ đếm không đồng bộ (cóxung nhịp).Mỗi phần của bộ đếm LS193 bao gồm một flipflop JK được cấu hình như một flipflop T (bật tắt).Mỗi trạng thái bộ đếm cung cấp một đầu ra duy nhất (QA đến QD).Đầu vào CLOCK chung cho từng trạng thái của bộ đếm và cập nhật đồng thời tất cả các đầu ra.Đầu vào LOAD chung cho từng trạng thái của bộ đếm. LOAD, kết hợp với các đầu vào dữ liệu từ A đến D, đặt trướcmỗi trạng thái bộ đếm.CLEAR là một đầu vào chung và đặt tất cả các đầu ra Q ở mức thấp.Dựa trên kiến thức chung về các flipflops, chức năng CLEAR và LOAD (set)a) phải được cấp xung đồng hồ.b) ghi đè đầu vào.Bộ đếm LS193 có thể đếm tăng hoặc đếm giảm.Nếu UP được nối với Vcc và DOWN được cấp xung, hướng đếm sẽ là đếm giảm (HEX B, A, 9, 8, v.v.).Nếu DOWN được nối với Vcc và UP được cấp xung, thì hướng đếm sẽ là đếm tăng (HEX 8, 9, A, B, v.v.).Bộ đếm LS193 phát hiện tràn trên (đếm 15 + 1) và tràn dưới (đếm 0 1).Phát hiện tràn trên tạo ra tín hiệu đầu ra CARRY tích cực. Phát hiện tràn dưới tạo ra tín hiệu đầu ra BORROW tíchcực.Cấu trúc chân ra của bộ đếm nối tiếp 74LS193 gồm 16 chân. Bảng mạch của kit đang thí nghiệm sử dụng phiên bảnDIP.Bài tập 1: Chức năng điều khiểnMỤC ĐÍCH BÀI TẬPKhi bạn hoàn thành bài tập này, bạn sẽ có thể điều khiển các chức năng của bộ đếm đồng bộ. Bạn sẽ xác minh kếtquả của mình bằng cách vận hành bộ đếm 4 bit.THẢO LUẬNBLOCK SELECT cấp nguồn cho các đèn LED của mạch, đèn này phản ánh trạng thái của các cực đầu ra của IC. Trạngthái cao dẫn đến đèn LED được bật; trạng thái thấp dẫn đến đèn LED tắt.
Tài liệu đại học bkhn BÀI 1: BỘ ĐẾM ĐỒNG BỘ MỤC TIÊU BÀI THÍ NGHIỆM Sau hồn thành thí nghiệm này, sinh viên có hiểu biết hoạt động đếm đồng UP / DOWN CƠ SỞ LÝ THUYẾT 74LS193 đếm thuận nghịch (up/down) đồng nguyên khối xây dựng khối vi mạch IC có độ phức tạp cổng tương đương 55 cổng, nên xếp vào loại mạch tích hợp quy mơ trung bình (MSI) Trong đếm LS193, hoạt động đồng cung cấp cách đồng thời tất flip-flop Chế độ hoạt động đảm bảo đầu đếm thay đổi lúc Một đếm đồng loại bỏ việc đầu thay đổi đột ngột – mà thường gắn với đếm khơng đồng (có xung nhịp) Mỗi phần đếm LS193 bao gồm flip-flop JK cấu flip-flop T (bật tắt) Mỗi trạng thái đếm cung cấp đầu (QA đến QD) Đầu vào CLOCK chung cho trạng thái đếm cập nhật đồng thời tất đầu Đầu vào LOAD chung cho trạng thái đếm LOAD, kết hợp với đầu vào liệu từ A đến D, đặt trước trạng thái đếm CLEAR đầu vào chung đặt tất đầu Q mức thấp Dựa kiến thức chung flip-flops, chức CLEAR LOAD (set) a) phải cấp xung đồng hồ b) ghi đè đầu vào Bộ đếm LS193 đếm tăng đếm giảm Nếu UP nối với Vcc DOWN cấp xung, hướng đếm đếm giảm (HEX B, A, 9, 8, v.v.) Nếu DOWN nối với Vcc UP cấp xung, hướng đếm đếm tăng (HEX 8, 9, A, B, v.v.) Bộ đếm LS193 phát tràn (đếm 15 + 1) tràn (đếm - 1) Phát tràn tạo tín hiệu đầu CARRY tích cực Phát tràn tạo tín hiệu đầu BORROW tích cực Cấu trúc chân đếm nối tiếp 74LS193 gồm 16 chân Bảng mạch kit thí nghiệm sử dụng phiên DIP Bài tập 1: Chức điều khiển MỤC ĐÍCH BÀI TẬP Khi bạn hồn thành tập này, bạn điều khiển chức đếm đồng Bạn xác minh kết cách vận hành đếm bit THẢO LUẬN BLOCK SELECT cấp nguồn cho đèn LED mạch, đèn phản ánh trạng thái cực đầu IC Trạng thái cao dẫn đến đèn LED bật; trạng thái thấp dẫn đến đèn LED tắt Bốn bit đầu gắn nhãn QD đến QA QA bit trọng số thấp (LSB) QD bit có trọng số cao (MSB) đếm CLEAR, kéo xuống mức thấp tạm thời cách cắm đầu nối hai chân, đặt lại đầu đếm: từ QA đến QD mức thấp đèn LED tương ứng TẮT LOAD, kéo xuống mức thấp tạm thời, đặt đầu đếm mức đầu vào mạch A đến D Các đầu vào điều khiển công tắc bật tắt nằm phần bảng mạch INPUT SIGNALS Chức đầu vào COUNT phải kích hoạt với đầu nối hai chân để đầu vào CLOCK chuyển đến đầu vào UP DOWN IC Nếu COUNT UP chọn, đếm đếm tăng Nếu COUNT chọn, đếm đếm giảm Chức đầu vào STEP ghi đè chế độ đếm chạy tự cho phép đếm xung Trong chế độ hoạt động này, đầu vào CLOCK tạo công tắc bật tắt nằm PULSE GENERATOR bảng mạch MOD, chọn với đầu nối hai chân, cho phép modulus cụ thể đặt lại (xóa) đếm Điểm mạch MOD khơng phải tín hiệu phản hồi modulus thực tại, cho phép cổng chuyển tín hiệu đến đầu vào CLEAR IC đếm Nếu COUNT STEP bật (hoặc kích hoạt), đếm LS193 a đếm tăng chế độ chạy tự b đếm giảm chế độ chạy tự c đếm bước đơn tăng dần d đếm bước đơn giảm dần Bộ đếm LS193 đếm nhị phân Đầu 4-bit đại diện cho giá trị đếm khoảng 00002 đến 11112 Bộ đếm tạo đầu CARRY có overflow (1111 + 1) đầu BORROW có underflow (0000 - 1) CÁC BƯỚC TIẾN HÀNH 1) Đặt công tắc chuyển đổi từ A đến D mạch INPUT SIGNALS vị trí DOWN Đặt công tắc bật tắt mạch PULSE GENERATOR vị trí UP 2) Xác định vị trí khối mạch BỘ ĐẾM ĐỒNG BỘ, đặt đầu nối hai chân vào BLOCK SELECT khối mạch 3) Bộ đếm khơng trạng thái RESET bật nguồn Bạn nên kích hoạt chức mạch để đảm bảo tất đầu đếm mức thấp (đèn LED đầu tắt)? e COUNT f LOAD g CLEAR h Không phải phương án 4) Sử dụng đầu nối hai chân để kích hoạt chức CLEAR đếm Đèn LED mạch có phản hồi cho hành động khơng? a Có b Khơng 5) Chức CLEAR đếm ghi đè đầu vào điều khiển khác Đặt đầu nối hai chân vào kết nối CLEAR khối mạch Đặt công tắc chuyển đổi từ A đến D để có số A hexa (1010: D, C, B A, tương ứng) 6) Đặt đầu nối hai chân vào kết nối LOAD khối mạch Không tháo đầu nối hai chân khác khỏi mạch 7) Tại đếm không phản hồi với chức LOAD cách đặt giá trị A hexa (1010) đầu mạch? a Giá trị A đầu vào không hợp lệ b CLEAR ghi đè chức LOAD c LOAD ghi đè chức CLEAR 8) Tháo đầu nối hai chân khỏi đầu vào CLEAR mạch Phản ứng đếm gì? a đặt lại (reset) thành giá trị A hexa b đặt trước (preset) thành giá trị A 9) Đo đầu đếm QD đến QA vôn kế máy sóng (oscilloscope) Mối quan hệ trạng thái đầu đếm đèn LED tương ứng gì? a Khơng có mối quan hệ tồn b Các đèn LED đầu cho biết mức tại đầu đếm tương ứng chúng c Đèn LED bật cho biết mức cao đầu đếm; đèn LED tắt cho biết mức thấp d Cả hai b C 10) Thay đổi cài đặt công tắc INPUT SIGNAL Tại đầu đếm giống theo với chuyển đổi cài đặt ? LƯU Ý: So sánh mẫu LED khối mạch ĐẾM ĐỒNG BỘ ĐẦU VÀO Mạch TÍN HIỆU a b c Mọi thay đổi đầu vào đếm bắt đầu chuỗi số đếm để cập nhật đếm Các mẫu đầu đầu vào đếm không cần phải thay đổi cách tình cờ LOAD kích hoạt liên tục, kết nối hiệu đầu vào D qua A với đầu QD thông qua QA 11) Dựa quan sát mạch, chức CLEAR LOAD yêu cầu đầu vào tạm thời hay đầu vào không đổi? a Tạm thời b Liên tục 12) Đặt đầu đếm giá trị A hexa Tắt yêu cầu chức LOAD LƯU Ý: Kiểm tra mạch trước tiếp tục BLOCK SELECT khối mạch hoạt động Bộ đếm phải đặt thành A hexa (Đèn LED bật-tắt-bật-tắt, MSB đến LSB) 13) Sử dụng công tắc bật tắt mạch PULSE GENERATOR để tạo xung đồng hồ cho đếm (đầu vào xung cho đếm) Đáp ứng đếm gì? LƯU Ý: Công tắc bật tắt mạch PULSE GENERATOR phải bật LÊN/DOWN theo chu kỳ để tạo đầu vào đồng hồ hoàn chỉnh cho đếm a Khơng có đáp ứng đếm khơng định cấu hình để phản hồi xung nhịp đầu vào b Bộ đếm giảm giá trị c Bộ đếm tăng giá trị d Khơng có điều 14) Sử dụng đầu nối hai chân, kích hoạt chức COUNT STEP mạch đếm Tạo xung đồng hồ đầu vào quan sát đèn LED đầu đếm Bộ đếm tăng hay giảm? a b Tăng Giảm 15) Kích hoạt chức UP đếm (duy trì chức COUNT STEP) Tạo đầu vào CLOCK bạn quan sát đèn LED đầu đếm Bộ đếm có tăng hay giảm không? a Tăng b Giảm 16) Đặt đếm giá trị A hexa cách đặt đầu nối hai chân vào kết nối LOAD khối mạch Quan sát đèn LED CARRY bạn tăng đếm từ 1010 đến 0000 Khi tín hiệu tràn tạo ra? LƯU Ý: Các chức BLOCK SELECT, COUNT, UP STEP tích cực a CARRY bật cố định (đèn LED tắt) b CARRY tạo đếm tăng lên từ F hexa 17) Đặt đếm với giá trị (0101,) Quan sát đèn LED BORROW bạn giảm đếm từ đến F (1111,) Đầu BORROW bật nào? LƯU Ý: Các chức BLOCK SELECT, COUNT STEP tích cực a BORROW bật cố định (đèn LED tắt) b BORROW tạo đếm giảm từ giá trị 18) Kết nối mạch hiển thị bên (đếm TĂNG), thêm jumper QD đầu vào CLEAR hiển thị hình reset lại đếm LƯU Ý: Đối với kết nối hiển thị hình dưới, đầu QD mô phản hồi MOD (modulus) tới đầu vào CLEAR IC, đếm đến 810 19) Sử dụng công tắc bật tắt PULSE GENERATOR để tăng đếm Quan sát đèn LED đầu đếm Dựa quan sát : a Phản hồi không ảnh hưởng đến phạm vi đếm mạch b Bộ đếm bị “khóa” chế độ cài đặt khơng đổi c Phạm vi đếm giảm từ 11112 xuống 01112 20) Modulus đếm gì? LƯU Ý: Thử nghiệm mạch kết nối đầu QD đếm với đầu vào CLEAR IC đếm, đặt lại số đếm 810 0001 (Recall value 1) Modulus = ………… ( Xem mạch ) 21) Đặt cơng tắc CM 13 vị trí ON Thực chức khác mạch đếm Làm để CM ảnh hưởng đến hiệu suất mạch ? a CM khơng có tác dụng Mọi hoạt động diễn bình thường b Bộ đếm tăng dần c Bộ đếm giảm dần d Chức SET số trì 22) Điều kiện gây hiệu ứng mà bạn quan sát? a CLEAR bật b Thiếu đầu vào CLOCK c LOAD bật d CLEAR LOAD bật đồng thời 23) Sử dụng đồng hồ vạn máy oscilloscope để theo dõi đầu vào LOAD IC Kết đọc có hỗ trợ câu trả lời cho bước trước đó? a Có b Khơng 24) Đảm bảo tất CM xóa (tắt) trước chuyển sang phần Kết luận • CLEAR đặt lại kết đầu đếm thành 0000 • LOAD đặt trước đếm đầu giá trị dòng đầu vào D đến A • Bộ đếm đồng nhị phân bit cung cấp kết đầu từ 0000 đến 1111 10 Mạch điện dùng để lựa chọn cổng vào STRB’ đầu vào mạch ghép kênh Trở kéo lên đảm bảo mức logic cao TTL đầu kết nối (two-post connector) để hở Quá trình Đặt cơng tắc máy tạo xung chế độ UP Đặt công tắc COUNTER chế độ STEP, kích hoạt chức MOD (đầu đếm từ đến ) Xác định khối BCD/DECIMAL DECODER, sau chèn kết nối cặp cực (two-post connector) để kích hoạt chức BLOCK SELECT Mạch giải mã LEDs phục vụ định mức (ở mức thấp) cho đầu vào mạch ghếp kênh tương ứng Để khởi động lại đầu COUNTER 0000, sau đưa kết nối cặp cực MOD (MOD two-post connector) vào mạch Kết nối mạch ghép kênh phía Khơng kích hoạt chức BLOCK SELECT với phần phân kênh 45 Dựa vào liệu đầu vào, mạch ghép kênh từ đến lựa chọn ? D0 Dựa vào đo đa oscilloscope để đo đầu Y Liệu mức logic D0 có phản ánh ngược với kết đo đạc bạn ? a Có b Khơng Xem xét cổng đầu vào (D7 đến D1) khối ghếp kênh Liệu ghi đầu vào có phản ánh đầu mạch ghép kênh ? Sử dụng đầu Y làm tham chiếu a Có b Không Mối quan hệ Y Y’ a Giống b Đối lập Điều khiển đầu Y mạch ghép kênh 10 Bỏ kết nối cặp cực (two-post connector) từ đầu vào lựa chọn A mạch phân kênh Tại đầu Y mạch phân kênh mức cao a Thanh ghi D0 lựa chọn, mức thấp b Thanh ghi D0 không lựa chọn, D1 đến D7 mức cao c 46 11 Di dời kết nối cặp cực (two-post connector) khỏi đầu vào STRB’ mạch ghép kênh 12 Tại đầu Y mạch ghép kênh mức thấp ? a Thanh ghi đầu vào D0 mức thấp b STRB’ mức cao cách tự động c Thanh ghi đầu mạch ghép kênh bị tắt 13 Ngắt kết nối cặp cực (two-post connector) khỏi đầu vào STRB’ khỏi ghép kênh Tạo xung đầu từ mạch tạo xung (chuyển đổi trạng thái từ thấp lên cao ) 14 Tại đầu Y mức thấp ? a D1 mức thấp chọn b D1 mức cao chọn c Mạch ghếp kênh bị ngắt d Thanh ghi chọn lựa mang số nhị phân 001 15 Di dời chọn C kết nối cặp cực khỏi ghép kênh 16 Khởi động lại đầu COUNTER (ngắt kết nối C cặp cực ) 17 Sử dụng Oscilloscope để theo dõi đầu Y ghép kênh 18 Tạo 10 xung đầu từ mạch tạo xung So sánh số Oscilloscope đầu mạch giải mã (LEDS ) Ghi : LED định đầu mức thấp 19 Đầu ghép kênh thông qua đầu ? Ghi : Nếu không chắn, khởi động lại COUNTER thử lại lần a D7 b D5 c D2 d D0 20 Có đầu vào khác tác động đầu Y mạch ghép kênh thấp hay cao ? Ghi : Nếu không chắn, khởi động lại COUNTER thực lại chu trình 47 a Có b Khơng 21 Theo quan sát bạn mạch phân kênh có chọn 1-8 cổng vào ? a Có b Khơng 22 Đặt cơng tắc CM vị trí ON để thay đổi hoạt động ghép kênh Khởi động lại COUNTER Quan sát nhận xét tác động CM lên trình hoạt động mạch ( CM hàng 20 cơng tắc phía ) Ghi : Sử dụng tất tổ hợp đầu vào a Khơng có tác động Mạch ghép kênh hoạt động mạch lựa chọn 1-8 bình thường b CM ngắt đầu vào D4 đến D7 c Y Y’ khơng cịn đối lập d Mạch ghép kênh bị vơ hiệu hóa Ghi : Đảm bảo tồn CM ngắt trước tiến hành bước kế Kết Luận - Mạch ghép kênh 1-8 lựa chọn đầu vào - Chỉ đầu vào truyền qua ghép kênh thời điểm - Đầu vào lựa chọn nhị phân mạch định đầu vào lựa chọn truyền - Đầu vào strobe có vai trị kích hoạt ngắt đầu Câu hỏi ơn tập Xét mạch ghép kênh cho a Các đầu vào đồng thời tác động Y Y’ thời điểm b Chỉ đầu kích hoạt STRB’ c Đầu vào định thông qua đầu d Các đầu vào thông tin định đồng loạt thông qua Đầu vào lựa chọn cho thấy a Phải có 3-bit nhị phân đầu vào b Phải nằm dải 0-9 thập phân c Có thể định số gồm digit hệ hexa d Có thể nối trực tiếp đến đầu 48 Dựa vào mạch điện cho bên cho thấy a Cả đầu bị tắt b Đầu vào D2 chọn c Y thấp Y’ cao d Cả đầu kích hoạt Xét mạch điện cho, liệu đầu vào 1-0-1 Y Y’ đầu : a 1-0-1 0-1-0 b 1-0-1 cho c 0-1-0 cho d 0-1-0 1-0-1 Mạch ghép kênh cho phép : a Điều khiển nhóm đầu vào lúc b Tại thời điểm cho phép điều khiển đầu vào c Cả ý d Cả ý sai 49 Bài tập 2: Bộ phân kênh đến Mục tiêu: Sau hoàn thành tập, bạn nắm kiến thức mạch giải ghép kênh(demultiplexer) có khả làm tập mạch giải ghép kênh – Thảo luận: Mạch phân liệu 74LS155 vi mạch nguyên khối (IC) với hệ giải mã nhị phân và xung đầu vào Với khả giải mã chip, IC hướng tín hiệu đầu vào(input) đến đầu ra(output) chọn Mạch giải ghép kênh gồm output (từ 1Y3 đến 2Y0) Với 1Y3 bit trọng số lớn nhất, 2Y0 bit trọng số nhỏ Với đường dây kích hoạt mức thấp điều khiển LED sáng mức thấp Dữ liệu input đặt vào đầu dây input (Chân 2G 1G IC) Tại thời điểm nhất, có output chọn mang mức hoạt động input(Mức tín hiệu áp vào chân 2G 1G IC) Dựa vào mạch đây, có nên đấu nối đầu input vào mạch để tạo tín hiệu mức thấp khơng? a Có b Khơng Các chân chọn mạch giải ghép kênh nối cứng với chân mạch COUNTER Đầu QC COUNTER thông qua QA để xuất đầu vào cho mạch giải ghép kênh QD khơng bắt bược mạch giải ghép kênh yêu cầu chọn bit 50 IC 74LS155 sử dụng mạch giải ghép kênh, mạch giải mã(Decoder) Quy trình thực Đặt công tắt mạch phát xung vị trí UP Đầu khối clock (đồng hồ) khối mạch COUNTER 51 Đặt công tắt mạch COUNTER vị trí STEP Lắp đầu dây vào vị trí COUNT Sử dụng đầu nối để kích hoạt khối SELECT (khối chọn) thực chức mạch ghép kênh/mạch giải ghép kênh Dựa đầu vào chọn (từ output mạch COUNTER) khối mạch giải ghép kênh, output chọn? a 1Y3 b 2Y0 c Tất output d Khơng có output Đấu nối chân để đặt tín hiệu input mạch giải ghép kênh thành mức thấp(inputs 2G 1G) Những output chọn? (Lưu ý: Những output mạch giải ghép kênh mức thấp, đầu tương ứng IC mức thấp) a 1Y3 b 2Y0 c Tất output d Khơng có output Đầu trạng thái output mạch giải ghép kênh (ngoại trừ 2Y0)? a Mức thấp chọn b Mức cao không chọn c 52 Tách tín hiệu input khỏi mạch giải ghép kênh Tại chân output 2Y0 lại mức cao? a Bởi khơng output chọn b Bởi phụ thuộc vào mức tín hiệu input Sử dụng phát xung PULSE GENERATOR mạch COUNTER để chọn vài output mạch giải ghép kênh (với tín hiệu output xuất ra, xoay bật tắt cơng tắc) Và output chọn, thay đổi tín hiệu input phân kênh xuống thấp lên cao Có output mạch giải ghép kênh chọn đồng thời? a Tất b Bit cao bit thấp nhóm Y c d 10 Có phải tín hiệu output chọn tuân theo mức tín hiệu input mạch giải ghép kênh? a Có b Khơng c 11 Nối tín hiệu input mạch giải ghép kênh tới Vss Sử dụng đấu nối đôi input 2G 1G 12 Khởi động lại (Reset) đầu mạch COUNTER ( trở thành 0000) cách tháo đầu nối đôi khỏi vị trí COUNT 13 Đặt cơng tắt CM chế độ ON để giảm tần số xung CLOCK Đặt cơng tắt mạch COUNTER vào vị trí COUNT 14 Quan sát LED mạch COUNTER mạch giải ghép kênh(ghi lại quan hệ tín hiệu chọn input tín hiệu output chọn) 15 Tại thời điểm cấu hình mạch trên, mạch hoạt động chế độ nào? a Mạch giải ghép kênh 1-8 b Mạch giải mã 3-8 53 16 Chuyển sang CM2 để tắt mạch COUNTER hoạt động tốc độ bình thường Nối đo xung CH1 vào input QC mạch giải ghép kênh Đồng hoá máy phát xung vào sườn âm sóng 17 Sử dụng máy phát xung CH2 để quét tín hiệu output 2Y0 qua 1Y3 mạch giải ghép kênh (với cấu hình 3-8 mạch giải mã) 18 Dựa sơ đồ sóng thu được, có output mạch giải ghép kênh chọn thời điểm định? ( Chú ý: Với output chọn mức thấp, dựa tốc độ mạch COUNTER, sử dụng LED để nhận biết) a b c d 19 Dựa sơ đồ sóng thu được, có output mạch giải ghép kênh chọn với QC mức tín hiệu thấp? a 1Y3 đến 1Y0 b 2Y3 đến 2Y0 Kết luận: - Mạch giải ghép kênh khiến tín hiệu input khả dụng với tín hiệu output nhóm Trong mạch giải ghép kênh 74LS155, tín hiệu output mức tín hiệu input Trong mạch giải ghép kênh 74LS155, output chọn từ chọn input bit Chỉ output thời điểm chọn IC 74LS155 cấu hình thành mạch giải mã 3-8 mạch phân kênh 1-8 Câu hỏi tổng hợp Mạch phân kênh 1-8 là: a Có thể đồng thời kết nối tín hiệu input tới tối đa output b Có thể đồng thời kết nối tối đa tín hiệu input tới output c Có thể kết nối input với output chọn d Yêu cầu chọn nhị phân bit Nếu mạch giải ghép kênh 74LS155 cấu hình làm mạch giải mã decoder, tín hiệu input a b c d Có thể đặt trạng thái mức cao TTL Có thể đặt trạng thái mức thấp TTL Có thể thay đổi trạng thái cao thâp Không nên kết nối trì thả 54 Bộ chọn nhị phân yêu cầu 74LS155 có độ rộng là: a 1111 đến 0000 b 1111 đến 1000 0111 đến 1000, đồng thời c 111 đến 000 d x111 đến 1000, với x đặt mức thấp Trong mạch đây, đèn LED 1: a ON với giá trị 110 off với giá trị lại b OFF với giá trị 110 on với giá trị cịn lại c Khơng thể ON d Không thể OFF Trong mạch đây, đèn LED 2: a ON đầu input cổng OR mức thấp b ON input cổng OR mức cao c Không bị điều khiển cổng OR d Ln bị điều khiển cổng OR Bài tập tồn chương: Mạch ghép kênh a Kết nối input mạch tới output cụ thể output b Ngay kết nối input mạch tới nhiều output c Kết nối input với output d Ngay kết nối nhiều input tới output Mạch giải ghép kênh a Kết nối input mạch tới output cụ thể output b Ngay kết nối input mạch tới nhiều output c Kết nối input với output d Ngay kết nối nhiều input tới output 55 Mạch biểu diễn: a Mạch giải mã(A)/Mạch mã hoá(B) b Mạch mã hoá(A)/Mạch giải mã(B) c Mạch ghép kênh(A)/Mạch giải ghép kênh(B) d Mạch giải ghép kênh(A)/Mạch ghép kênh(B) IC A biểu diễn: a Mạch ghép kênh 6-1 b Mạch giải ghép kênh 6-1 c Mạch ghép kênh 1-6 d Mạch giải ghép kênh 1-6 IC B biểu diễn: a Mạch ghép kênh 6-1 b Mạch giải ghép kênh 6-1 c Mạch ghép kênh 1-6 d Mạch giải ghép kênh 1-6 Dựa thông tin cung cấp, a Output Y mức thấp mức cao IC kích hoạt b Output Y mức thấp mức cao IC khơng kích hoạt c Các input lựa chọn cho phép đầu vào d Nhiều input chọn thời điểm Dựa thông tin cung cấp, a Mức tín hiệu output khơng thể xác định b Input phát xung mà cần kéo xuống mức thấp c Mức tín hiệu Y nghịch với tín hiệu input chọn d Các output bổ sung Y có mức tín hiệu với input chọn 56 Dựa thông tin cung cấp, a Các output IC kích hoạt mức thấp b Nếu Data kéo xuống mức thấp, ba đầu chọn(Select) trực tiếp điều khiển mức tín hiệu output c Tất ý kiến d Khơng có ý kiến Dựa bảng chân lý kiến thức 74LS155, a Output chọn mức cao Data mức cao b Output chọn luôn mức thấp c Output chọn luôn mức cao d Tín hiệu mức cao Data 10 Có thiết bị chọn không chọn dây địa (AB2, AB1, AB0)? a 12 b c d Khắc phục cố Xác định vị trí khối mạch ghép kênh khối mạch giải ghép kênh, nối với mạch 57 Trước tạo lỗi mạch, xác minh mạch giải ghép kênh có hoạt động bình thường hay khơng cách kiểm tra hiệu suất Sử dụng tạo xung (PULSE GENERATOR) mạch COUNTER, điều khiển input QA,QB,QC từ 000 đến 111 Dữ liệu chuyển tới output (1Y3, 1Y2, 1Y1, 1Y0, 2Y3, 2Y2, 2Y1, 2Y0) biểu thị trạng thái bật đèn LED Tín hiệu 2G 1G đặt cách chọn lọc với đầu output không? a Có b Khơng Chèn lỗi vào mạch giải ghép kênh Chọn chân để bắt đầu tạo lỗi Ghi lại kết quan sát vào bảng 2Y3 1Y1 2Y0 1Y0 1Y2 1Y3 2Y2 2Y1 58 Thành phần bị lỗi là: a Hở mạch kết nối 2C 1C b Hở đường output 2Y1 IC (output 2Y0 điều khiển LED 2Y0 lẫn 2Y1) c Hở đường output 1Y3 IC (LED 1Y3 điều khiển sáng) d Kết nối output ngược ( 1Y3 có trọng số nhỏ 2Y0 có trọng số lớn nhất) 59 ... điện kết nối lựa chọn dây liệu đầu vào với dây tín hiệu đầu 43 strobe (STRB) 一 dây liệu đầu vào mạch phân kênh hoặ mạch ghép kênh Mạch phân kênh – mạch điện kết nối dây liệu với nhóm dây liệu. .. PHÂN KÊNH MỤC TIÊU BÀI THÍ NGHIỆM Thơng qua chương học này, người học hiểu điều khiển ghép kênh phân kênh CƠ SỞ LÝ THUYẾT IC 74LS151 ghép kênh với đến kênh đầu vào lựa chọn Đó thiết bị MSI với tất... (PRIORITY ENCODER) MỤC TIÊU BÀI THÍ NGHIỆM Khi hồn thành thí nghiệm này, sinh viên xác định vị trí, vận hành điều khiển mạch giải mã mã hóa CƠ SỞ LÝ THUYẾT Bộ giải mã BCD phát kết hợp bit trọng số 8-4-2-1