Đang tải... (xem toàn văn)
Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.Nghiên cứu bộ nghịch lưu tăng áp ba bậc hình T trong trạng thái bình thường và sự cố hở mạch khóa công suất.
BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH TRẦN VĨNH THANH NGHIÊN CỨU BỘ NGHỊCH LƯU TĂNG ÁP BA BẬC HÌNH T TRONG TRẠNG THÁI BÌNH THƯỜNG VÀ SỰ CỐ HỞ MẠCH KHĨA CƠNG SUẤT Chun ngành: kỹ thuật Điện tử Mã số chuyên ngành: 92520203 TÓM TẮT LUẬN ÁN TIẾN SĨ Tp Hồ Chí Minh, tháng 10/2022 Cơng trình hoàn thành Trường Đại học Sư phạm Kỹ thuật Tp.HCM Người hướng dẫn khoa học 1: TS NGUYỄN MINH KHAI Người hướng dẫn khoa học 2: Phản biện 1: Phản biện 2: Phản biện 3: Luận án bảo vệ trước Hội đồng đánh giá luận án Cấp Trường tại: Trường Đại học Sư phạm Kỹ thuật Tp.HCM vào ngày tháng năm 202 DANH MỤC CƠNG TRÌNH ĐÃ CÔNG BỐ Thứ Tự Tên báo Tên tạp chí, kỷ yếu khoa học Năm cơng bố 01 Fault Tolerant Control Methods for Three-Level Boost T-Type Inverter (Đồng tác giả) IEEE Transactions on Industrial Electronics 2022 02 Space Vector Modulation Method-Based Common Mode Voltage Reduction for Active ImpedanceSource T-Type Inverter (Tác giả chính) IEEE Access 2022 03 An DPWM for Active DC-Link Type Quasi-ZSource Inverter to Reduce Energies Component Voltage Rating (Tác giả chính) 2022 04 An SVM Scheme for Three-Level QuasiSwitched Boost T-Type IEEE Transactions on Inverter With Enhanced Power Electronics Voltage Gain and Capacitor Voltage Balance (Tác giả chính) 2021 05 Enhanced Boost Factor for Three-Level QuasiEnergies Switched Boost T-Type Inverter (Đồng tác giả) 2021 MỤC LỤC Mục lục.…………………… ……………………………………………… .i Chương 1: Tổng quan …………………………….………… …… 1.1 Tổng quan giải thuật tăng cường độ lợi điện áp cân điện áp trung tính … 1.2 Tổng quan giải thuật giảm điện áp common-mode cho cấu hình nghịch lưu chặng …………………………………………………………………… 1.3 Tổng quan giải thuật xử lý cố hở mạch.…………………………… Chương 2: Giải thuật SVM đề xuất cho cấu hình 3L-qSBT2I.………….… 2.1 Cấu hình 3L-qSBT2I … …………………………… 2.2 Giải thuật điều chế vector khơng gian đề xuất ……………………… 2.2.1 Tính tốn thời gian tác dụng …………………… 2.2.2 Lựa chọn chuỗi xung để cân điện áp trung tính …………… 2.2.3 Phân tích trạng thái xác lập ……… 2.3 So sánh giải thuật đề xuất nghiên cứu công bố ……… 2.4 Thực nghiệm với giải thuật SVM đề xuất…………………………… Chương 3: Giải thuật đề xuất cho cấu hình 3L-qSBT2I nhằm giảm điện áp COMMON-MODE ………….… …………… 11 3.1 Giải thuật giảm CMV đề xuất cho cấu hình 3L-qSBT2I……………… 11 3.1.1 Tính tốn thời gian tác dụng lựa chọn thứ tự chuyển mạch……… 12 3.1.2 Cân điện áp trung tính ………………… 12 3.2 So sánh giải thuật đề xuất giải thuật trước ……… 13 3.3 Kết thực nghiệm ……………… 13 Chương 4: Giải thuật đề xuất cho cấu hình TLB-T2I nhằm khắc phục cố khóa công suất ………….… ……………………………… 14 4.1 Cấu hình TLB-T2I trạng thái bình thường …………… 14 4.2 Phương pháp xử lý lỗi cho cấu hình TLB-T2I …………… 15 4.2.1 Phương pháp xử lý lỗi hở mạch cho khóa SP ……………… 15 4.2.2 Phương pháp xử lý lỗi hở mạch cho khóa S1A ………… 16 Trang i 4.2.3 Phương pháp xử lý lỗi hở mạch cho khóa S2A S3A …… 17 4.3 So sánh giải thuật đề xuất giải thuật truyền thống ………… 18 4.4 Thực nghiệm với giải thuật đề xuất ……………………………… 19 4.4.1 Kết phương pháp xử lý cố hở mạch khóa SP …… 20 4.4.2 Kết phương pháp xử lý cố hở mạch khóa S1A ……………21 4.4.3 Kết phương pháp xử lý cố hở mạch khóa S2A S3A 22 4.4.4 Hiệu suất mạch nghịch lưu ………………………… 23 Chương 5: Kết luận hướng phát triển 23 5.1 Kết luận …………………………………………………… 23 5.2 Hạn chế hướng phát triển luận án ………………… 24 Trang ii Chương TỔNG QUAN 1.1 Tổng quan giải thuật tăng cường độ lợi điện áp cân điện áp trung tính Trong mạch nghịch lưu chặng, hai vấn đề cần đặc biệt quan tâm là: độ lợi điện áp cân điện áp tụ điện, chúng nguyên nhân trực tiếp ảnh hưởng đến điện áp đặt linh kiện, hiệu suất chuyển đổi chất lượng điện áp ngõ Nghiên cứu [14] tăng cường hệ số tăng áp lên gấp hai lần cấu hình nghịch lưu chặng truyền thống [1], [3], [4], [7]-[13], [15]-[17], cách sử dụng UST LST So sánh với nghiên cứu [14], giá trị tương tự cho hệ số tăng áp đạt nghiên cứu [20] – [22] Ngoài ra, cơng bố [20] – [22] cịn thể vượt trội việc sử dụng linh kiện thụ động so với [14] Trạng thái FST sử dụng [20] – [22] cho việc tăng cường hệ số tăng áp Trong cấu hình trên, cấu hình [22] sử dụng linh kiện nhất, nhiên, độ gợn sóng dịng điện qua cuộn cảm cao bất lợi cấu hình Đối với vấn đề cân điện áp tụ điện, có hai phương pháp áp dụng: 1) sử dụng phương pháp điều chế độ rộng xung thích hợp sử dụng điều khiển vịng kín, 2) sử dụng cấu hình có khả tự cân điện áp tụ điện Có nhiều cơng bố sử dụng phương án cho việc cân điện áp trung tính [13] – [15], [20], [26] – [29] Gần đây, nghiên cứu [13] – [15], [20] trình bày phương pháp cân điện áp tụ điện cho cấu hình nghịch lưu chặng Công bố [20] sử dụng điều khiển PID nhằm thay đổi thời gian tác dụng khóa tích cực phía mạch tăng áp để cân điện áp trung tính Sai số giá trị điện áp tụ điện xem xét ngõ vào PID Tuy nhiên, hệ số bị thay đổi, hệ số tăng áp bị ảnh hưởng Trong nghiên cứu [13], thời gian tác dụng vector nhỏ dạng P dạng N thay đổi tùy thuộc vào giá trị thực điện áp tụ điện nhằm cân điện áp trung tính Tuy Trang nhiên, vector nhỏ sử dụng để chèn trạng thái UST LST Do đó, việc thay đổi thời gian vector nhỏ dẫn đến việc hệ số tăng áp bị ảnh hưởng Như đề cập [13], tốc độ phục hồi trạng thái cân nhanh hệ số tăng áp bị ảnh hưởng Bất lợi nhược điểm phương pháp đề cập [14] Xuất phát từ chuổi xung đề xuất [16], nghiên cứu [15] đề xuất việc thêm vector nhỏ dạng P N nằm lân cận vùng hoạt động nhằm giải vấn đề cân điện áp điểm Nhìn chung, hệ số tăng áp nghiên cứu không bị ảnh hưởng việc sử dụng trạng thái FST thay UST LST Tuy nhiên, thời gian tác dụng vector thêm vào tính tốn phức tạp Ngồi ra, thời gian tác dụng vector nhỏ dẫn đến tốc độ cân chậm Nghiên cứu [22] trình bày phương pháp thứ cho việc cân điện áp tụ điện Bằng việc nối song song hai tụ điện trạng thái ST, điện áp chúng có khả tự cân mà khơng cần sử dụng cảm biến Tuy nhiên, cịn tồn chênh lệch định giá trị điện áp tụ điện gây thành phần ký sinh linh kiện Thông thường điện áp chênh lệch chiếm khoảng 4% giá trị trung bình tụ điện Nhìn chung, giải thuật cấu hình nêu có số bất lợi sau: 1) độ lợi điện áp, 2) phương pháp cân tụ nhiều hạn chế tính tốn phức tạp, ảnh hưởng đến độ lợi hệ thống Do đó, luận án trình bày phương pháp điều chế vector không gian (Space Vector Modulation – SVM) nhằm khắc phục nhược điểm [30] Cấu hình nghịch lưu pha bậc tựa khóa chuyển mạch hình T (3L-qSBT2I) chọn làm đối tượng để áp dụng giải thuật đề xuất Trong giải thuật này, vector nhỏ dùng để cân điện áp trung tính chèn trạng thái UST LST nhằm tăng cường độ lợi cho mạch nghịch lưu Các kết dự kiến nêu như: 1) cải thiện độ lợi mạch nghịch lưu, 2) điện áp linh kiện nhỏ, 3) giải thuật cân đơn giản hiệu quả, không ảnh hưởng đến hoạt động tăng giảm áp mạch nghịch lưu Trang 1.2 Tổng quan giải thuật giảm điện áp common-mode cho cấu hình nghịch lưu chặng Điện áp common-mode (common-mode voltage – CMV) vấn đề quan trọng nghịch lưu nguồn áp CMV ngun nhân dẫn đến dịng rị, điện áp trục, dòng qua ổ bi động cơ, nhiễu điện từ [31], [32] Ngồi ra, dịng rị cao dẫn đến ổn định hệ thống Mặc dù nghiên cứu [30] thể vượt trội việc tạo độ lợi điện áp cao cân điện áp trung tính Tuy nhiên vấn đề CMV không xem xét nghiên cứu Nhằm kế thừa ưu điểm độ lợi điện áp cao giới thiệu nghiên cứu trước [30] cải thiện biên độ CMV, luận án trình bày phương pháp điều khiển SVM nhằm giảm CMV Tất vector tạo giá trị CMV cao loại bỏ khỏi giản đồ vector không gian Các vector với biên độ CMV thấp sử dụng để tạo vector tham chiếu Trong phương pháp này, vector nhỏ sử dụng để chèn trạng thái UST LST nhằm tăng cường điện áp phía nghịch lưu 1.3 Tổng quan giải thuật xử lý cố hở mạch Trong thời gian gần đây, mạch nghịch lưu dựa linh kiện bán dẫn hoạt động tần số cao thu hút nhiều nhà nghiên cứu giới ưu điểm chúng kể đến như: mật độ cơng suất cao, chất lượng điện áp ngõ tốt, hiệu suất cao, v.v… Tuy nhiên, linh kiện bán dẫn đối mặt với cố làm giảm độ tin cậy hệ thống Trong vài ứng dụng địi hỏi tính liên tục việc cung cấp lượng hệ thống giao thông công cộng, hệ thống y tế cố dẫn thiệt hại nghiêm trọng Do đó, nghịch lưu cần thiết kế để hoạt động trạng thái khóa bán dẫn gặp cố nhằm nâng cao tính ổn định hệ thống Từ phân tích trên, luận án trình bày phương pháp PWM giải cố OCF/SCF mạch TLB-T2I nhằm khắc phục nhược điểm tồn Trang phương pháp truyền thống Ưu điểm phương pháp đề xuất liệt kê sau : 1) giảm điện áp đặt linh kiện, 2) khắc phục nhiều OCF khóa bán dẫn, 3) khắc phục SCF linh kiện bán dẫn phía mạng nguồn kháng, 4) khắc phục OCF tụ điện phía mạng nguồn kháng Chương 2: GIẢI THUẬT SVM ĐỀ XUẤT CHO CẤU HÌNH 3L-qSBT2I 2.1 Cấu hình 3L-qSBT2I D1 P SP LB S1a D2 iL O Vdc D3 SN CP C iO S2b VR S2b B A CN R Cf S3b S2a D4 Lf S3b N G S3a Hình 2.1 Cấu hình 3L-qSBT2I LB iL Vdc SP D1 D2 O D3 CP SN D4 +Vc LB SP D1 iL D2 O D3 CP CN SN D4 Vdc CN -Vc (a) LB iL Vdc SP D2 O D3 SN D1 +Vc LB iL Vdc CN (d) LB iL Vdc -Vc SP -Vc D1 D2 O D3 CN SN D4 (b) CP D4 +Vc CP D1 LB SP D1 D2 O D3 CP iL D2 O D3 CP Vdc CN D4 -Vc (c) SP SN +Vc -Vc (e) SN +Vc CN D4 (f) Hình 2.2 Các chế độ hoạt động 3L-qSBT2I (a) NST 1, (b) NST 2, (c) NST 3, (d) NST 4, (e) UST, (f) LST Trang Tương tự cấu hình nghịch lưu chặng khác, cấu hình 3L-qSBT2I hoạt động hai chế độ chế độ ngắn mạch (ST) chế độ không ngắn mạch (NST), mơ tả hình 2.2 Tuy nhiên, chế độ ST, hai trạng thái ngắn mạch nửa (UST) ngắn mạch nửa sử dụng thay cho trạng thái ngắn mạch toàn phần (FST) để tăng cường điện áp DC-link, hình 2.2(e) 2.2(f) Hai trạng thái chèn vào vector nhỏ dạng N P nhằm không làm ảnh hưởng đến điện áp ngõ mạch nghịch lưu 2.2 Giải thuật điều chế vector khơng gian đề xuất Hình 2.3 Giản đồ vector không gian cho giải thuật đề xuất 2.2.1 Tính tốn thời gian tác dụng Bảng 2.1 Thời gian vector thành phần sector I Vùng ta tb tc 2MTssin(π/3-Ө) Ts-2MTssin(π/3+Ө) 2MTssin(Ө) Ts – 2MTssin(Ө) 2MTssin(π/3+Ө)-Ts Ts –2MTssin(π/3-Ө) 2MTssin(Ө) - Ts 2MTssin(π/3-Ө) 2Ts –2MTssin(π/3+Ө) 2Ts–2MTssin(π/3+Ө) 2MTssin(Ө) 2MTssin(π/3-Ө)-Ts Trang Hình 2.9 Kết thực nghiệm với giải thuật cân điện áp tụ (a), (b) VCP > VCN, (c), (d) VCP < VCN, đó: (a), (c) phương pháp [20], (b), (d) Hiệu suất (%) phương pháp đề xuất 93 92 91 90 89 88 87 86 85 84 o o X X X X o X 300 400 o o X X o o o X X X X 800 900 o o Vdc = 210 V: Giải thuật đề nghị Vdc = 140 V: Giải thuật đề nghị Vdc = 210 V: Giải thuật [20] Vdc = 140 V: Giải thuật [20] 500 600 700 Công suất ngõ (W) o Hình 2.10 So sánh hiệu suất giải thuật đề xuất giải thuật [20] Bảng 2.3 So sánh giải thuật đề xuất nghiên cứu [20] Điện áp tụ CP Điện áp tụ CN THD VAB THD IA Vdc = 210 V [20] Đề xuất 161 V 144 V 159 V 143 V 65.9 % 47.8 % 2.55 % 1.76 % Trang 10 Vdc = 70 V [20] Đề xuất 188 V 146 V 185 V 144 V 94.6 % 51.4 % 2.87 % 1.88 % Chương 3: GIẢI THUẬT ĐỀ XUẤT CHO CẤU HÌNH 3L-qSBT2I NHẰM GIẢM ĐIỆN ÁP COMMON-MODE 3.1 Giải thuật giảm CMV đề xuất cho cấu hình 3L-qSBT2I Bảng 3.1 CMV mạch 3L-qSBT2I Vector CMV CMV CMV Không [OOO] [PPP] +VPN/2 [NNN] −VPN/2 Vector nhỏ [POO] +VPN/6 [PPO] +VPN/3 [OPO] +VPN/6 dạng P [OPP] +VPN/3 [OOP] +VPN/6 [POP] Vector nhỏ [ONN] −VPN/3 [OON] −VPN/6 [NON] −VPN/3 dạng N [NOO] −VPN/6 [NNO] −VPN/3 [ONO] −VPN/6 [PON] [OPN] [NPO] [NOP] [ONP] [PNO] [PNN] −VPN/6 [PPN] +VPN/6 [NPN] −VPN/6 [NPP] +VPN/6 [NNP] −VPN/6 [PNP] Medium Large Sector II V V8 β OPN NPN PPN V14 V15 V3 OPO V9 NPO V2 OON V7 PON Vref V4 NOO V16 NPP θ OOO V1 POO V13 Vα PNN V0 V10 NOP V17 NNP V12 PNO V6 ONO V5 OOP V11 ONP V18 PNP Sector V Hình 3.1 Giản đồ vector khơng gian cải tiến Trang 11 VPN/3 +VPN/6 Trong nghiên cứu trước trình bày chương 2, tất 12 vector nhỏ dùng để tổng hợp vector điện áp tham chiếu Do đó, CMV dao động khoảng +VPN/3 đến -VPN/3 Trong giải thuật SVM cải tiến [37], tất vector nhỏ tạo giá trị ±VPN/6 CMV, vector khơng [OOO], vector trung bình vector lớn sử dụng để tổng hợp vector tham chiếu nhằm làm giảm biên độ CMV 3.1.1 Tính tốn thời gian tác dụng lựa chọn thứ tự chuyển mạch Trong phần này, vùng sector I lựa chọn để phân tích hoạt động giải thuật đề xuất Thời gian tác dụng vector thành phần tính tốn chương Phương pháp SVM đề xuất chuỗi xung chuyển mạch là: [PON]-[POO]-[OON]-[PON] lặp lại, biểu diễn hình 3.2 TS/4 SP NST3 SN NST3 A P P D0TS/2 LST DSTTS/4 NST3 NST3 LST t UST P O P O NST3 UST NST3 O O P P P t t DSTTS/2 B 0 C O O LST UST O O O UST LST O O t N O O N N N N N O O N t t7/4 t1/2 t2/2 t7/2 t2/2 t1/2 t7/4 Hình 3.2 Chuỗi xung cho vùng sector I 3.1.2 Cân điện áp trung tính Nhằm cân điện áp hai tụ điện, thời gian tác dụng chế độ NST NST định nghĩa lại sau: (D1 – DST)TS/2 (D2 – DST)TS/2, đó, D1 D2 định nghĩa hệ số công tác tăng thêm hai khóa SP SN Một cách đơn giản, hệ số D1 D2 tính tốn sau: D1 = D0 / + k (VCP − VCN ) D2 = D0 / − k (VCP − VCN ) Trang 12 (3.1) 3.2 So sánh giải thuật đề xuất giải thuật trước Hình 3.3 So sánh giải thuật đề xuất công bố trước Nhìn chung, đóng góp nghiên cứu việc làm giảm biên độ CMV mà trì ưu điểm trình bày giải thuật trước độ lợi điện áp chất lượng điện áp ngõ cao 3.3 Kết thực nghiệm Bảng 3.2 Thông số mô thực nghiệm Thành phần Điện áp ngõ vào Điện áp ngõ Tần số ngõ Tần số chuyển mạch Hệ số ngắn mạch Hệ số tăng thêm Chỉ số điều chế Cuộn cảm Tụ điện Mạch lọc LC Tải điện trở Vdc Vo,RMS fo fs DST D0 M LB CP = CN Lf Cf R Trang 13 Values 100 V ÷ 200 V 110 VRMS 50 Hz kHz 0.16 0.16 ÷ 0.84 0.92 mH/20 A 2000 F/400 V mH 10 F 40 Ω VAB[200V/div] VAB[200V/div] CMV [200V/div] CMV [200V/div] t[10ms/div] t[10ms/div] (a) (b) Hình 3.4 Kết thực nghiệm CMV giải thuật đề xuất [30] (a) giải thuật [30], (b) giải thuật đề xuất Chương 4: GIẢI THUẬT ĐỀ XUẤT CHO CẤU HÌNH TLB-T2I NHẰM KHẮC PHỤC SỰ CỐ TẠI CÁC KHĨA CƠNG SUẤT 4.1 Cấu hình TLB-T2I trạng thái bình thường IL SP SN T t D t D t0 t1 (a) t2 t3 t IL SP SN T t t D t0 t1 t2 (b) t t3 Hình 4.1 Xung kích SP SN LB iL Vdc SP D2 O D3 SN D1 +Vc CP (a) SP D1 iL D2 O D3 CP Vdc CN D4 LB -Vc SN +Vc iL Vdc CN D4 LB -Vc SP D1 D2 O D3 CN SN D4 (b) +Vc iL CP (c) LB Vdc -Vc SP D2 O D3 SN D1 +Vc CP CN D4 -Vc (d) Hình 4.2 Các chế độ hoạt động TLB-T2I: (a) chế độ 1, (b) chế độ 2, (c) chế độ 3, (d) chế độ Điện áp DC-link, VPN, tính tốn sau: VPN = VCP + VCN = Trang 14 Vdc 1− D (4.1) Độ lợi điện áp nghịch lưu tính tốn sau: G= Vx , peak Vdc / = M 1− D (4.2) 4.2 Phương pháp xử lý lỗi cho cấu hình TLB-T2I Trong phần này, lỗi hở mạch khóa bán dẫn xem xét để xử lý Những cố xảy chia thành ba loại chính: 1) lỗi hở mạch xảy khóa SP phía mạng TLB, 2) lỗi hở mạch xảy khóa S1A phía mạch 3LT2I, 3) lỗi hở mạch xảy khóa S2A S3A phía mạch 3L-T2I 4.2.1 Phương pháp xử lý lỗi hở mạch cho khóa SP Sector II Vβ V OON V3 NON Sector III Vref V4 NOO OOO θ Sector I V1 ONN Vα V0 Sector IV V5 OOP Sector V V6 Sector VI ONO Phase A dùng để chèn UST Phase B dùng để chèn UST Phase C dùng để chèn UST Hình 4.3 Giản đồ vector khơng gian để sửa lỗi khóa SP hở mạch Để sửa lỗi hở mạch khóa SP, phương pháp đề xuất điều khiển nghịch lưu hoạt động tương tự nghịch lưu hai chặng hai bậc truyền thống Trong phương pháp đề xuất, ngõ nghịch lưu VXO (X = A, B, C) đạt hai giá trị 0-V -VCN suốt trình hoạt động Hai giá trị đại diện hai trạng thái [O] [N] giản đồ vector không gian Giá trị 0-V ngõ đạt cách kích đóng đồng thời hai khóa bán dẫn S2X S3X Khi hai khóa S3X khóa S4X kích đóng cách đồng thời, điện áp -VCN tạo ngõ VXO nghịch lưu Có thể thấy rằng, khóa S3X ln kích đóng giải thuật đề xuất sử dụng Tổ hợp trạng thái điện áp ngõ giải thuật đề xuất biểu diễn hình 4.3 Trang 15 Trong giải thuật này, trạng thái [NNN] (tạo cách kích đóng đồng thời khóa S4A, S4B, S4C) không sử dụng T IL SN t DT LB SP D1 D2 O D3 CP Vdc SN (a) t LB CN D4 -Vc (b) SP D1 D2 O D3 CP SN CN D4 -Vc (c) Hình 4.4 (a) Tín hiệu điều khiển khóa SN, (b) chế độ 1, (c) chế độ Hoạt động tăng áp đảm bảo cách điều khiển hệ số cơng tác khóa bán dẫn SN Tín hiệu điều khiển SN mơ tả hình 4.4(a) Điện áp ngõ trường hợp xác định sau: Vx , peak = V V M CN = M dc 1− D 3 (4.3) Độ lợi điện áp mạch nghịch lưu tính tốn sau: G= Vx , peak Vdc / = M 1− D (4.4) 4.2.2 Phương pháp xử lý lỗi hở mạch cho khóa S1A Tương tự lỗi hở mạch khóa SP, lỗi hở mạch khóa S1A xử lý cách điều khiển mạch nghịch lưu hoạt động chế độ hai bậc hai chặng Các chế độ hoạt động TLB-T2I tín hiệu điều khiển hai khóa bán dẫn phía nghịch lưu trình bày hình 4.5 Trong trường hợp này, giải thuật điều khiển kích đóng khóa SP kích ngắt tín hiệu điều khiển khóa S1A, S1B S1C phía nghịch lưu Điều dẫn đến việc cách ly tụ điện CP khỏi mạch công suất Diode D1 phân cực ngược diode D2 phân cực thuận Hai chế độ hoạt động mạch nghịch lưu xác định thơng qua trạng thái đóng ngắt khóa SN Trang 16 T IL t LB SP D1 CP Vdc D2 O D3 SP t DT SN (a) S1X CN SN LB t D1 D2 O D3 CP SN -Vc D4 SP (b) S1X CN D4 -Vc (c) Hình 4.5 (a) Tín hiệu điều khiển khóa SP, SN, (b) chế độ 1, (c) chế độ Giải thuật đề xuất điều khiển mạch 3L-T2I hoạt động mạch nghịch lưu hai bậc truyền thống cách kích ngắt tín hiệu điều khiển ba khóa S1A, S1B, S1C Tổ hợp trạng thái điện áp ngõ giải thuật đề xuất tương tự lỗi SP Tuy nhiên vector [NNN] sử dụng trường hợp 4.2.3 Phương pháp xử lý lỗi hở mạch cho khóa S2A S3A Sector II Vβ V15 NPN Sector III V9 NPO V16 NPP OPO NON OPP NOO V10 NOP OPN V4 OOP NNO V5 Sector I V PPO PON OON V ref V13 Vα θ V1 POO ONN OOO PNN V2 V3 PPP NNN V14 PPN V8 V0 V6 POP ONO Sector IV NNP V17 V11 ONP Sector V V12 PNO Sector VI PNP V18 Hình 4.6 Giản đồ vector không gian cho giải thuật sửa lỗi khóa S2A S3A Để xử lý cố này, giải thuật vector không gian cải tiến sử dụng Giản đồ vector không gian cho cố biểu diễn hình 4.9 Có thể thấy lỗi hở mạch xảy S2A S3A vector không [OOO], vector nhỏ [ONN], [OON], [OPO], [OPP], [OOP], [ONO] hai vector trung bình [OPN] Trang 17 [ONP] đạt ngõ nghịch lưu Khác với vector trung bình, vector nhỏ vector khơng ln có vector dự phịng Do đó, hoạt động mạch nghịch lưu sector I, III, IV,VI đảm bảo tương tự trạng thái bình thường nhờ trợ giúp vector dự phịng Vì vector trung bình [OPN] [ONP] khơng có vector dự phịng nên hoạt động mạch nghịch lưu hai sector II V khơng thể trì trạng thái bình thường Trong trường hợp này, giải thuật đề xuất điều khiển mạch nghịch lưu hoạt động mạch nghịch lưu bậc dùng vector không vector lớn để điều chế vector ngõ 4.3 So sánh giải thuật đề xuất giải thuật truyền thống 9 8 Điện áp Diode, VD/Vdc Điện áp tụ, VC/Vdc F2 nghịch lưu chặng F3 [66] F2 [65] F3 [65], [66] 1 0 F2 nghịch lưu chặng Độ lợi điện áp, G Độ lợi điện áp, G 5 (b) (a) 18 16 14 Điện áp khóa S4X, VS4X/Vdc Điện áp khóa SN, VSN/Vdc 12 F2 nghịch lưu chặng 10 F3 [66] 2 Độ lợi điện áp, G F3 of 2-Stage Inverter 0 F3 [65], [66], F1 [67] Độ lợi điện áp, G (d) (c) Hình 4.7 So sánh giải thuật đề xuất giải thuật truyền thống: (a) G điện áp tụ điện, (b) G điện áp diode, (c) G điện áp khóa SP/SN, (d) G điện áp khóa S4X phía nghịch lưu Trang 18 Các khảo sát điện áp đặt linh kiện giải thuật xử lý cố khóa bán dẫn khác trình bày hình 4.7 Trong nghiên cứu này, phương pháp đề xuất cấu hình nghịch lưu chặng truyền thống thể vượt trội việc tạo điện áp đặt linh kiện bán dẫn có số điều chế cao nghiên cứu lại Đặc biệt, lỗi hở mạch xảy S1A, phương pháp đề xuất giảm điện áp đặt khóa S1X/S4X xuống ½ so với cấu hình chặng truyền thống, thể hình 4.7(d) 4.4 Thực nghiệm với giải thuật đề xuất Bảng 4.1 Thông số thực nghiệm Thông số/ Linh kiện Giá trị Điện áp ngõ vào Vdc 200 V Điện áp ngõ Vx,RMS 110 VRMS Tần số ngõ f0 50 Hz Tần số chuyển mạch fs 10 kHz Cuộn dây tăng áp LB mH/20 A Tụ điện CP and CN mF/400 V Mạch lọc Lf and Cf mH and 10 µF Tải RX 40Ω Bảng 4.2 Điện áp tụ điện THD điện áp dây ngõ Điện áp tụ CP Điện áp tụ CN THD VAB Trạng thái bình thường 200 V 200 V 49.4 % F1 200 V 400 V 96.3 % F2 0V 400 V 99.8 % F3 200 V 200 V 66.7 % Ba phương pháp xử lý cố khóa SP (F1), S1A (F2), khóa bán dẫn hai chiều S2A S3A (F3) kiểm chứng chương Lưu ý rằng, phương pháp chuẩn đốn lỗi khơng đề cập phương pháp giải triệt để nghiên cứu trước Thơng số hoạt động mạch nghịch lưu đề cập bảng 4.1 Thống kê điện áp tụ điện giá trị THD mạch trường hợp liệt kê bảng 4.2 Trang 19 4.4.1 Kết phương pháp xử lý cố hở mạch khóa SP Bình thường F1 Sửa lỗi VCP [200V/div] VCN [200V/div] VPO [200V/div] VON [200V/div] t [100ms/div] t [20ms/div] (a) Bình thường F1 Sửa lỗi VPN [200V/div] IA IA, IB, IC [4A/div] t [100ms/div] IC IB t [20ms/div] (b) VAO [400V/div] Bình thường F1 Sửa lỗi VBO [400V/div] VCO [400V/div] t [100ms/div] t [20ms/div] (c) Hình 4.8 Kết thí nghiệm cho giải thuật sửa lỗi hở mạch SP Trang 20 4.4.2 Kết phương pháp xử lý cố hở mạch khóa S1A Bình thường F2 Sửa lỗi VCP [200V/div] VCN [200V/div] VPO [200V/div] VON [200V/div] t [100ms/div] t [20ms/div] (a) Bình thường F2 Sửa lỗi VPN [200V/div] IA IA, IB, IC [4A/div] t [100ms/div] IC IB t [20ms/div] (b) Bình thường F2 VAO [400V/div] Sửa lỗi VBO [400V/div] VCO [400V/div] t [100ms/div] t [20ms/div] (c) Hình 4.9 Kết thí nghiệm cho giải thuật sửa lỗi hở mạch S1A Trang 21 4.4.3 Kết phương pháp xử lý cố hở mạch khóa S2A S3A Bình thường F3 Sửa lỗi VCP,VCN [200V/div] VPO,VON [200V/div] t [100ms/div] t [20ms/div] (a) Bình thường F3 Sửa lỗi VPN [200V/div] IA IA, IB, IC [4A/div] t [100ms/div] IB IC t [20ms/div] (b) Bình thường VAO [400V/div] F3 Sửa lỗi VBO [400V/div] VCO [400V/div] t [100ms/div] t [20ms/div] (c) Hình 4.10 Kết thí nghiệm cho giải thuật sửa lỗi hở mạch S2A S3A Trang 22 Hiệu suất (%) 4.4.4 Hiệu suất mạch nghịch lưu 93 92 91 o o o o 90 chặng trạng thái bình thường 89 Đề xuất trạng thái bình thường o Đề xuất cho F3 88 Đề xuất cho F2 87 X X Đề xuất cho F1 X 86 X 85 X 84 400 500 600 700 800 Công suất ngõ (W) o X 900 Hình 4.11 Hiệu suất sủa mạch nghịch lưu Chương 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 5.1 Kết luận Từ kết đạt luận án, số kết luận sau rút ra: • Luận án trình bày tính cấp thiết việc sử dụng nghịch lưu phát triển xu hướng lượng tương lai • Luận án trình bày ưu nhược điểm nghịch lưu chặng giải thuật điều khiển trường hợp bình thường cố xảy khóa cơng suất cơng bố • Giải thuật điều chế vector khơng gian trình bày cụ thể luận án nhằm tăng cường độ lợi điện áp cân điện áp tụ điện (chương 2) • Giải thuật điều chế vector khơng gian cải tiến trình bày cụ thể luận án nhằm làm giảm biên độ hiệu dụng biên độ đỉnh-đỉnh điện áp common-mode (chương 3) Trang 23 • Giải thuật điều chế vector khơng gian cho trường hợp cố hở mạch ngắn mạch xảy khóa cơng suất tụ điện trình bày cụ thể luận án (chương 4) Với giải thuật trình bày, mạch nghịch lưu cải thiện hiệu suất, điện áp đặt linh kiện, kích thước hệ thống Những ưu điểm kiểm chứng thông qua so sánh, mô thực nghiệm mơ hình thực tế 5.2 Hạn chế hướng phát triển luận án Bên cạnh ưu điểm nêu trên, luận án tồn số hạn chế như: • Mơ hình thực nghiệm xây dựng để kiểm chứng giải thuật đề xuất, đó, chưa thiết kế tối ưu Vì lý an tồn, công suất thực nghiệm đạt khoảng 1kW Việc nâng cao công suất thực nghiệm không xem xét luận án • Do hạn chế kinh phí nghiên cứu, linh kiện bán dẫn đại silicon carbide (SiC) gallium nitride (GaN) chưa đầu tư Do đó, hiệu suất tồn hệ thống nhìn chung cịn thấp so với sản phẩm thương mại có thị trường Ngồi ra, giải thuật thực nghiệm tải trở hạn chế luận án Từ hạn chế liệt kê trên, hướng phát triển tương lai luận án liệt kê sau: • Mạch PCB với linh kiện lựa chọn tối ưu nhằm hướng tới sản phẩm thương mại đầu tư phát triển tương lai • Các giải thuật đề xuất xem xét kiểm chứng với ứng dụng lượng mặt trời hòa lưới tương lai Trang 24