K thu t ñi n t Nội dung Chương 1: Diode Chương 2: BJT Chương 3: FET Chương 4: Mạch khuyếch đại dùng Transistor Chương 5: Opamp ứng dụng Chương 6: Hệ thống số mã Chương 7: Đại số Boole cổng logic Chương 8: Tối thiểu hóa hàm Boole Chương 9: Hệ tổ hợp Chương 10: Hệ đồng Chương 11: Bộ nhớ, PLD FPGA Chương 12: Các họ IC số giao tiếp chúng Linh kiện điện tử thơng dụng ðiện trở Linh kiện thụ động Linh kiện có khả cản trở dịng điện Ký hiệu: Trở thường ðơn vị: Ohm (Ω) 1kΩ = 103 Ω 1MΩ= 106 Ω Biến trở ðiện trở Tụ điện Linh kiện có khả tích tụ điện Ký hiệu: ðơn vị Fara (F) 1µF= 10-6 F 1nF= 10-9 F 1pF= 10-12 F Tụ điện Cuộn cảm Linh kiện có khả tích lũy lượng từ trường Ký hiệu: ðơn vị: Henry (H) 1mH=10-3H Biến áp Biến áp Linh kiện thay ñổi ñiện áp Biến áp cách ly Biến áp tự ngẫu Diode Linh kiện tích cực Linh kiện cấu thành từ lớp bán dẫn tiếp xúc công nghệ Diod chỉnh lưu Diode tách sóng Diode ổn áp (diode Zener) Diode biến dung (diode varicap varactor) Diode hầm (diode Tunnel) Transistor lưỡng cực BJT BJT (Bipolar Junction Transistor) Linh kiện ñược cấu thành từ lớp bán dẫn tiếp xúc liên tiếp Hai loại: Linh kiện quang ñiện tử NPN PNP Linh kiện thu quang Quang trở: Quang diode Quang transistor Linh kiện phát quang Diode phát quang (Led : Light Emitting Diode) LED ñọan Chương 1: Chất bán dẫn Diode Chất bán dẫn Chất bán dẫn Khái niệm Vật chất ñược chia thành loại dựa ñiện trở suất ρ: Chất dẫn ñiện Chất bán dẫn Chất cách ñiện Chất dẫn ñiện ðiện trở suất ρ T0 ↑ Tính dẫn điện vật chất thay đổi theo số thơng số mơi trường nhiệt độ, độ ẩm, áp suất … Chất bán dẫn 10-6÷10-4Ωcm Chất bán dẫn Chất cách điện 10-4÷104Ωcm 105÷1022Ωcm ρ↓ ρ↓ ρ↑ Dịng điện dịng dịch chuyển hạt mang điện Vật chất ñược cấu thành hạt mang ñiện: Hạt nhân (điện tích dương) ðiện tử (điện tích âm) Chất bán dẫn Giãn ñồ lượng vật chất Gồm lớp: Vùng hóa trị: Liên kết hóa trị điện tử hạt nhân Vùng tự do: ðiện tử liên kết yếu với hạt nhân, di chuyển Vùng cấm: Là vùng trung gian, hàng rào lượng ñể chuyển điện tử từ vùng hóa trị sang vùng tự K: 2; L:8; M: 8, 18; N: 8, 18, 32… 18 Chất bán dẫn Chất bán dẫn Hai chất bán dẫn điển hình Ge: Germanium Si: Silicium Là chất thuộc nhóm IV bảng tuần hồn Mendeleev Có điện tử lớp ngồi Các nguyên tử liên kết với thành mạng tinh thể điện tử lớp ngồi Số ñiện tử lớp electron dùng chung Chất bán dẫn tạp Si Si Si Si Si Si Si Si Si Gọi n: mật ñộ ñiện tử, p: mật ñộ lỗ trống Chất bán dẫn thuần: n=p Cấu trúc tinh thể Si Chất bán dẫn tạp Chất bán dẫn tạp loại N: Chất bán dẫn tạp loại P: Pha thêm chất thuộc nhóm V bảng tuần hồn Mendeleev vao chất bán dẫn thuần, ví dụ Phospho vào Si Nguyên tử tạp chất thừa e lớp liên kết yếu với hạt nhân, dễ dàng bị ion hóa nhờ lượng yếu n>p Pha thêm chất thuộc nhóm III bảng tuần hồn Mendeleev vao chất bán dẫn thuần, ví dụ Bo vào Si Nguyên tử tạp chất thiếu e lớp nên xuất lỗ trống liên kết yếu với hạt nhân, dễ dàng bị ion hóa nhờ lượng yếu p>n Si Si Si Si Si Si Si P Si Si Bo Si Si Si Si Si Si Si Cấu tạo Cho hai lớp bán dẫn loại P N tiếp xúc cơng nghệ với nhau, ta diode Diode P N D1 ANODE CATHODE DIODE Chưa phân cực cho diode Phân cực ngược cho diode E Hiện tượng khuếch tán e- từ N vào lỗ trống P vùng rỗng khoảng 100µm ðiện trường ngược từ N sang P tạo hàng rào ñiện Utx Ge: Utx=Vγ~0.3V Si: Utx=Vγ~0.6V E Âm nguồn thu hút hạt mang điện tích dương (lỗ trống) Dương nguồn thu hút hạt mang điện tích âm (điện tử) Vùng trống lớn Gần đúng: Khơng có dịng điện qua diode phân cực ngược Nguồn chiều tạo điện trường E hình vẽ ðiện trường hút ñiện tử từ âm nguồn qua P, qua N dương nguồn sinh dịng điện theo hướng ngược lại Ing -e Dịng điện dịng điện hạt thiểu số gọi dịng trơi Giá trị dịng điện bé Phân cực thuận cho diode Dịng điện qua diode E Âm nguồn thu hút hạt mang điện tích dương (lỗ trống) Dương nguồn thu hút hạt mang điện tích âm (điện tử) Vùng trống biến Dịng hạt mang điện đa số dịng khuếch tán Id, có giá trị lớn -e Ith Nguồn chiều tạo ñiện trường E hình vẽ ðiện trường hút điện tử từ âm nguồn qua P, qua N dương nguồn sinh dịng điện theo hướng ngược lại Dịng điện dịng điện hạt đa số gọi dịng khuếch tán Giá trị dịng điện lớn Dịng điện qua diode Dịng hạt mang điện thiểu số dịng trơi, dịng rị Ig, có giá trị bé Vậy: Gọi ñiện áp cực diode U Dịng điện tổng cộng qua diode là: I=Id+Ig Khi chưa phân cực cho diode (I=0, U=0): ISeq0/kT+Ig=0 => Ig=-IS Id=IseqU/kT Với ðiện tích: q=1,6.10-19C Hằng số Bolzmal: k=1,38.10-23J/K Nhiệt ñộ tuyệt ñối: T (0K) ðiện áp diode: U Dịng điện ngược bão hịa: IS phụ thuộc nồng ñộ tạp chất, cấu tạo lớp bán dẫn mà khơng phụ thuộc U (xem số) Dịng điện qua diode Khi phân cực cho diode (I,U≠0): I=Is(eqU/kT-1) (*) Gọi UT=kT/q nhiệt 3000K, ta có UT~25.5mV I=Is(eU/UT-1) (**) (*) hay (**) gọi phương trình ñặc tuyến diode ðặc tuyến tĩnh diode ðặc tuyến tĩnh tham số diode Phương trình đặc tuyến Volt-Ampe diode: I=Is(eqU/kT-1) ðoạn AB (A’B’): phân cực thuận, U gần khơng đổi I thay ñổi Ge: U~0.3V Si: U~0.6V ðoạn làm việc diode chỉnh lưu ðoạn CD (C’D’): phân cực ngược, U gần khơng đổi I thay đổi ðoạn làm việc diode zener Các tham số diode ðiện trở chiều: Ro=U/I Rth~100-500Ω Rng~10kΩ-3MΩ ðiện trở xoay chiều: rd=δU/δI rdng>>rdth Tần số giới hạn: fmax Diode tần số cao, diode tần số thấp Dịng điện tối đa: IAcf Diode cơng suất cao, trung bình, thấp Hệ số chỉnh lưu: Kcl=Ith/Ing=Rng/Rth Kcl lớn diode chỉnh lưu tốt Một số ứng dụng Diode Revised March 2000 DM74LS193 Synchronous 4-Bit Binary Counter with Dual Clock General Description The DM74LS193 circuit is a synchronous up/down 4-bit binary counter Synchronous operation is provided by having all flip-flops clocked simultaneously, so that the outputs change together when so instructed by the steering logic This mode of operation eliminates the output counting spikes normally associated with asynchronous (rippleclock) counters The outputs of the four master-slave flip-flops are triggered by a LOW-to-HIGH level transition of either count (clock) input The direction of counting is determined by which count input is pulsed while the other count input is held HIGH The counter is fully programmable; that is, each output may be preset to either level by entering the desired data at the inputs while the load input is LOW The output will change independently of the count pulses This feature allows the counters to be used as modulo-N dividers by simply modifying the count length with the preset inputs A clear input has been provided which, when taken to a high level, forces all outputs to the low level; independent of the count and load inputs The clear, count, and load inputs are buffered to lower the drive requirements of clock drivers, etc., required for long words These counters were designed to be cascaded without the need for external circuitry Both borrow and carry outputs are available to cascade both the up and down counting functions The borrow output produces a pulse equal in width to the count down input when the counter underflows Similarly, the carry output produces a pulse equal in width to the count down input when an overflow condition exists The counters can then be easily cascaded by feeding the borrow and carry outputs to the count down and count up inputs respectively of the succeeding counter Features ■ Fully independent clear input ■ Synchronous operation ■ Cascading circuitry provided internally ■ Individual preset each flip-flop Ordering Code: Package Number Package Description DM74LS193M Order Number M16A 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150” Narrow Body DM74LS193N N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide Connection Diagram © 2000 Fairchild Semiconductor Corporation DS006406 www.fairchildsemi.com DM74LS193 Synchronous 4-Bit Binary Counter with Dual Clock September 1986 DM74LS193 Logic Diagram www.fairchildsemi.com DM74LS193 Timing Diagram Note A: Clear overrides load, data, and count inputs Note B: When counting up, count-down input must be HIGH; when counting down, count-up input must be HIGH www.fairchildsemi.com DM74LS193 Absolute Maximum Ratings(Note 1) Note 1: The “Absolute Maximum Ratings” are those values beyond which the safety of the device cannot be guaranteed The device should not be operated at these limits The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings The “Recommended Operating Conditions” table will define the conditions for actual device operation −0°C to +70°C Operating Free Air Temperature Range Supply Voltage 7V Input Voltage 7V Storage Temperature Range −65°C to +125°C Recommended Operating Conditions Symbol Parameter Min Nom Max Units 4.75 5.25 V VCC Supply Voltage VIH HIGH Level Input Voltage VIL LOW Level Input Voltage 0.8 V IOH HIGH Level Output Current −0.4 mA IOL LOW Level Output Current mA fCLK Clock Frequency (Note 2) V 25 MHz Clock Frequency (Note 3) tW Pulse Width of any Input (Note 4) 20 tSU Data Setup Time (Note 4) 20 ns ns tH Data Hold Time (Note 4) ns tEN Enable Time to Clock (Note 4) 40 TA Free Air Operating Temperature ns °C 70 Note 2: CL = 15 pF, R L = kΩ, IA = 25°C and VCC = 5V Note 3: CL = 50 pF, R L = kΩ, IA = 25°C and VCC = 5V Note 4: TA = 25°C and V CC = 5V DC Electrical Characteristics Symbol Parameter Conditions Min Typ Max (Note 5) VI Input Clamp Voltage VCC = Min, II = −18 mA VOH HIGH Level Output VCC = Min, IOH = Max 2.5 3.4 Voltage VIL = Max, VIH = Min 2.7 3.4 LOW Level Output VCC = Min, IOL = Max 0.25 Voltage VIL = Max, VIH = Min 0.35 0.5 IOL = mA, VCC = Min 0.25 0.4 VOL −1.5 Units V V 0.4 V II Input Current @ Max Input Voltage VCC = Max, VI = 7V 0.1 IIH HIGH Level Input Current VCC = Max, VI = 2.7V 20 µA IIL LOW Level Input Current VCC = Max, VI = 0.4V −0.4 mA IOS Short Circuit VCC = Max −20 −100 Output Current (Note 6) −20 −100 Supply Current VCC = Max (Note 7) ICC Note 5: All typicals are at VCC = 5V, TA = 25°C Note 6: Not more than one output should be shorted at a time, and the duration should not exceed one second Note 7: ICC is measured with all outputs open, CLEAR and LOAD inputs grounded, and all other inputs at 4.5V www.fairchildsemi.com 19 34 mA mA mA RL = kΩ From (Input) Symbol Parameter To (Output) CL = 15 pF Min fMAX Maximum Clock Frequency tPLH Propagation Delay Time LOW-to-HIGH Level Output tPHL Propagation Delay Time HIGH-to-LOW Level Output tPLH Propagation Delay Time LOW-to-HIGH Level Output tPHL Propagation Delay Time HIGH-to-LOW Level Output tPLH Propagation Delay Time LOW-to-HIGH Level Output tPHL tPLH tPHL tPHL Propagation Delay Time 25 Count Up to Carry Count Up to Carry Count Down to Borrow Count Down to Borrow Either Count to Any Q Either Count HIGH-to-LOW Level Output to Any Q Propagation Delay Time Load to LOW-to-HIGH Level Output Any Q Propagation Delay Time Load to HIGH-to-LOW Level Output Any Q Propagation Delay Time HIGH-to-LOW Level Output Max Clear to Any Q CL = 50 pF Min Units Max 20 MHz 26 30 ns 24 36 ns 24 29 ns 24 32 ns 38 45 ns 47 54 ns 40 41 ns 40 47 ns 35 44 ns www.fairchildsemi.com DM74LS193 AC Electrical Characteristics DM74LS193 Physical Dimensions inches (millimeters) unless otherwise noted 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0150” Narrow Body Package Number M16A www.fairchildsemi.com DM74LS193 Synchronous 4-Bit Binary Counter with Dual Clock Physical Dimensions inches (millimeters) unless otherwise noted (Continued) 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide Package Number N16E Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications LIFE SUPPORT POLICY FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION As used herein: Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness www.fairchildsemi.com www.fairchildsemi.com Revised March 2000 DM74LS138 • DM74LS139 Decoder/Demultiplexer General Description Features These Schottky-clamped circuits are designed to be used in high-performance memory-decoding or data-routing applications, requiring very short propagation delay times In high-performance memory systems these decoders can be used to minimize the effects of system decoding When used with high-speed memories, the delay times of these decoders are usually less than the typical access time of the memory This means that the effective system delay introduced by the decoder is negligible ■ Designed specifically for high speed: The DM74LS138 decodes one-of-eight lines, based upon the conditions at the three binary select inputs and the three enable inputs Two active-low and one active-high enable inputs reduce the need for external gates or inverters when expanding A 24-line decoder can be implemented with no external inverters, and a 32-line decoder requires only one inverter An enable input can be used as a data input for demultiplexing applications ■ Typical propagation delay (3 levels of logic) Memory decoders Data transmission systems ■ DM74LS138 3-to-8-line decoders incorporates enable inputs to simplify cascading and/or data reception ■ DM74LS139 contains two fully independent 2-to-4-line decoders/demultiplexers ■ Schottky clamped for high performance DM74LS138 21 ns DM74LS139 21 ns ■ Typical power dissipation DM74LS138 32 mW DM74LS139 34 mW The DM74LS139 comprises two separate two-line-to-fourline decoders in a single package The active-low enable input can be used as a data line in demultiplexing applications All of these decoders/demultiplexers feature fully buffered inputs, presenting only one normalized load to its driving circuit All inputs are clamped with high-performance Schottky diodes to suppress line-ringing and simplify system design Ordering Code: Order Number Package Number Package Description DM74LS138M M16A 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow DM74LS138SJ M16D 16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide DM74LS138N N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide DM74LS139M M16A 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow DM74LS139SJ M16D 16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide DM74LS139N N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide Devices also available in Tape and Reel Specify by appending the suffix letter “X” to the ordering code © 2000 Fairchild Semiconductor Corporation DS006391 www.fairchildsemi.com DM74LS138 • DM74LS139 Decoder/Demultiplexer August 1986 DM74LS138 • DM74LS139 Connection Diagrams DM74LS138 DM74LS139 Function Tables DM74LS138 DM74LS139 Inputs Enable Inputs Outputs Select Enable G1 G2 (Note 1) C B A YO Y1 Y2 Y3 Y4 Y5 Y6 Y7 Outputs Select G B A Y0 Y1 Y2 Y3 X H X X X H H H H H H H H H X X H H H H L X X X X H H H H H H H H L L L L H H H H L L L L L H H H H H H H L L H H L H H H L L L H H L H H H H H H L H L H H L H H L L H L H H L H H H H H L H H H H H L H L L H H H H H L H H H H H L H L L H H H H L H H H H L H L H H H H H H L H H H L H H L H H H H H H L H H L H H H H H H H H H H L H = HIGH Level L = LOW Level X = Don’t Care Note 1: G2 = G2A + G2B Logic Diagrams DM74LS138 www.fairchildsemi.com DM74LS139 Supply Voltage Note 2: The “Absolute Maximum Ratings” are those values beyond which the safety of the device cannot be guaranteed The device should not be operated at these limits The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings The “Recommended Operating Conditions” table will define the conditions for actual device operation 7V Input Voltage 7V 0°C to +70°C Operating Free Air Temperature Range −65°C to +150°C Storage Temperature Range DM74LS138 Recommended Operating Conditions Symbol Parameter Min Nom Max Units 4.75 5.25 V VCC Supply Voltage VIH HIGH Level Input Voltage VIL LOW Level Input Voltage 0.8 V IOH HIGH Level Output Current −0.4 mA IOL LOW Level Output Current mA TA Free Air Operating Temperature 70 °C V DM74LS138 Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted) Symbol Parameter Conditions Min Typ (Note 3) Max −1.5 Units VI Input Clamp Voltage VCC = Min, II = −18 mA VOH HIGH Level Output Voltage VCC = Min, IOH = Max, VIL = Max, VIH = Min VOL LOW Level VCC = Min, IOL = Max, VIL = Max, VIH = Min 0.35 0.5 Output Voltage IOL = mA, VCC = Min 0.25 0.4 II Input Current @ Max Input Voltage VCC = Max, VI = 7V 0.1 IIH HIGH Level Input Current VCC = Max, VI = 2.7V 20 µA IIL LOW Level Input Current VCC = Max, VI = 0.4V −0.36 mA IOS Short Circuit Output Current VCC = Max (Note 4) ICC Supply Current VCC = Max (Note 5) 2.7 3.4 −20 V V V mA −100 mA 10 mA 6.3 Note 3: All typicals are at VCC = 5V, TA = 25°C Note 4: Not more than one output should be shorted at a time, and the duration should not exceed one second Note 5: ICC is measured with all outputs enabled and OPEN DM74LS138 Switching Characteristics at VCC = 5V and TA = 25°C Symbol Parameter From (Input) Levels To (Output) of Delay RL = kΩ CL = 15 pF Min tPLH Propagation Delay Time LOW-to-HIGH Level Output tPHL Propagation Delay Time HIGH-to-LOW Level Output tPLH Propagation Delay Time LOW-to-HIGH Level Output tPHL Propagation Delay Time HIGH-to-LOW Level Output tPLH Propagation Delay Time LOW-to-HIGH Level Output tPHL Propagation Delay Time HIGH-to-LOW Level Output tPLH Propagation Delay Time LOW-to-HIGH Level Output tPHL Propagation Delay Time HIGH-to-LOW Level Output Max CL = 50 pF Min Units Max Select to Output 18 27 ns Select to Output 27 40 ns Select to Output 18 27 ns Select to Output 27 40 ns Enable to Output 18 27 ns Enable to Output 24 40 ns Enable to Output 18 27 ns Enable to Output 28 40 ns www.fairchildsemi.com DM74LS138 • DM74LS139 Absolute Maximum Ratings(Note 2) DM74LS138 • DM74LS139 DM74LS139 Recommended Operating Conditions Symbol Parameter Min Nom Max 4.75 5.25 Units VCC Supply Voltage VIH HIGH Level Input Voltage V VIL LOW Level Input Voltage 0.8 V IOH HIGH Level Output Current −0.4 mA IOL LOW Level Output Current mA TA Free Air Operating Temperature 70 °C V DM74LS139 Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted) Symbol Parameter Conditions VI Input Clamp Voltage VCC = Min, II = −18 mA VOH HIGH Level VCC = Min, IOH = Max, Output Voltage VIL = Max, VIH = Min VOL LOW Level VCC = Min, IOL = Max Output Voltage VIL = Max, VIH = Min Min 2.7 IOL = mA, VCC = Min Typ (Note 6) Max Units −1.5 V 3.4 V 0.35 0.5 0.25 0.4 V II Input Current @ Max Input Voltage VCC = Max, VI = 7V 0.1 IIH HIGH Level Input Current VCC = Max, VI = 2.7V 20 µA IIL LOW Level Input Current VCC = Max, VI = 0.4V −0.36 mA IOS Short Circuit Output Current VCC = Max (Note 7) ICC Supply Current VCC = Max (Note 8) −20 6.8 mA −100 mA 11 mA Note 6: All typicals are at VCC = 5V, TA = 25°C Note 7: Not more than one output should be shorted at a time, and the duration should not exceed one second Note 8: ICC is measured with all outputs enabled and OPEN DM74LS139 Switching Characteristics at VCC = 5V and TA = 25°C RL = kΩ From (Input) Symbol Parameter CL = 15 pF To (Output) Min tPLH Propagation Delay Time LOW-to-HIGH Level Output tPHL Propagation Delay Time HIGH-to-LOW Level Output tPLH Propagation Delay Time LOW-to-HIGH Level Output tPHL Propagation Delay Time HIGH-to-LOW Level Output www.fairchildsemi.com Max CL = 50 pF Min Units Max Select to Output 18 27 ns Select to Output 27 40 ns Enable to Output 18 27 ns Enable to Output 24 40 ns DM74LS138 • DM74LS139 Physical Dimensions inches (millimeters) unless otherwise noted 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow Package Number M16A www.fairchildsemi.com DM74LS138 • DM74LS139 Physical Dimensions inches (millimeters) unless otherwise noted (Continued) 16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide Package Number M16D www.fairchildsemi.com DM74LS138 • DM74LS139 Decoder/Demultiplexer Physical Dimensions inches (millimeters) unless otherwise noted (Continued) 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide Package Number N16E Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications LIFE SUPPORT POLICY FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION As used herein: Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness www.fairchildsemi.com www.fairchildsemi.com This datasheet has been downloaded from: www.DatasheetCatalog.com Datasheets for electronic components ... KLI cho nút C: I VCC=ICRCC+UCE Là phương trình đường thẳng UCE=0, IC=VCC/RCC=10mA IC=0, UCE=VCC=10V Điểm làm vi? ?c tĩnh: Phân c? ? ?c điện áp hồi tiếp Áp dụng KLV cho vòng II: UCE=VCC-IRC Phân c? ? ?c điện... UCE IE E Phân c? ? ?c cho BJT Cung c? ??p điện áp chiều cho c? ? ?c BJT X? ?c định chế độ họat động tĩnh BJT Chú ý phân c? ? ?c cho chế độ khuếch đại: Phân c? ? ?c cho BJT Tiếp x? ?c B-E phân c? ? ?c thuận Tiếp x? ?c B -C. .. ph? ?c: M? ?c CE//RE CE: tụ tín hiệu xoay chiều VCC RB1 RC Q RB2 RE CE C? ?c cách m? ?c mạch BJT C Mạch khuếch đại dùng BJT E -C (Emitter Common) Vào B C, E chung vào B vào E B -C (Base Common) Vào E C,