Spider Environnement de Conception de Réseaux sur Puce

μSpider Environnement de Conception de Réseaux sur Puce Samuel Evain Soutenance de Thèse de Doctorat LESTER-UBS Vendredi 24 novembre 2006, Lorient Samuel Evain Plan I Contexte de l’étude II Outil de CAO III Garantir le temps réel par un TDMA IV TDMA dans le contexte d’horloges hétérogènes V Sécurité VI Applications et résultats VII Conclusion, perspectives Samuel Evain I Contexte de l’étude II III IV V VI VII Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives •CAO pour l’électronique embarquée •Les communications •Un NoC (Network on Chip) •Espace de conception •Contributions et positionnement des travaux •Avancée des travaux au cours du temps Plan I Contexte de l’étude II Outil de CAO III Garantir le temps réel par un TDMA IV TDMA dans le contexte d’horloges hétérogènes V Sécurité VI Applications et résultats VII Conclusion, perspectives Samuel Evain I Contexte de l’étude •CAO pour l’électronique embarquée II III IV V VI VII Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives •Les communications •Un NoC (Network on Chip) •Espace de conception •Contributions et positionnement des travaux •Avancée des travaux au cours du temps CAO pour l’électronique embarquée  Problématique de la conception  Degré d’intégration,  Nombre grandissant d’applications,  Manipuler d’important volume de données  Moyen pour mtriser la complexité  Réutilisation de l’existant (IP),  Augmentation du niveau d’abstraction  Un outil de CAO pour l’électronique prend en compte:  Logiciel,  Application,  Architecture Samuel Evain I Contexte de l’étude •CAO pour l’électronique embarquée II III IV V VI VII Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives •Les communications •Un NoC (Network on Chip) •Espace de conception •Contributions et positionnement des travaux •Avancée des travaux au cours du temps CAO pour l’électronique embarquée  Client : utilisateur du système embarqué     Performance (capacité de traitement et consommation faible), Évolution, pérennité, Sécurité, Prix  Constructeur de circuits  Réduire la surface,  Réduire la consommation,  Satisfaire des contraintes de temps réel (bande passante, latence)  Réduire le temps de conception et de mise sur le marché  Constructeur d’un outil de CAO     Abstraire le problème, Automatiser des taches fastidieuses et sources d’erreurs, Réduire le temps d’exploration de l’espace de conception, Chercher maximiser des critères pour aboutir une solution qui convient Samuel Evain I Contexte de l’étude II III IV V VI VII Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives •CAO pour l’électronique embarquée •Les communications •Un NoC (Network on Chip) •Espace de conception •Contributions et positionnement des travaux •Avancée des travaux au cours du temps Les communications  La communication devient dominante par rapport au traitement en termes  de temps,  de consommation,  et de surface IP IP IP IP ? IP IP IP  Nécessité  D’un moyen de communication adapté aux futures systèmes ???  Problématique  Apporter une solution pour appréhender la complexité de l’espace de conception Samuel Evain IP IP I Contexte de l’étude II III IV V VI VII Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives •CAO pour l’électronique embarquée •Les communications •Un NoC (Network on Chip) •Espace de conception •Contributions et positionnement des travaux •Avancée des travaux au cours du temps Un NoC (Network on Chip) Un réseau Un paquet Lien Routeur Routeur Routeur NI NI W W IP IP Instructions mot mot Routeur NI NI W W Charge utile IP: Intellectual Property IP IP Entête mot Flit Phit mot mot NI: Network Interface Samuel Evain Queue I Contexte de l’étude II III IV V VI VII Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives •CAO pour l’électronique embarquée •Les communications •Un NoC (Network on Chip) •Espace de conception •Contributions et positionnement des travaux •Avancée des travaux au cours du temps Un NoC (Network on Chip)  Les avantages du réseau :  Interconnexion : Flexibles, Extensibles, grand débit cumulé  Pas d’arbitrage central  Tous les types de trafics peuvent être mélangés  Les inconvénients du réseau :  Latence (fonction du nombre de routeurs traversés)  Risque de contention  Nécessite des règles pour garantir le trafic  Pourquoi le NoC devient incontournable?  Complexité des schémas d’interconnexion entre les IPs  Niveau d’abstraction: une offre unifiée de services de communications  Formalisation: mtrise de l’espace de solution Samuel Evain I Contexte de l’étude II III IV V VI VII Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives •CAO pour l’électronique embarquée •Les communications •Un NoC •Espace de conception •Contributions et positionnement des travaux •Avancée des travaux au cours du temps Espace de conception : vue générale d’un NoC  Large espace de conception  Topologie,  Choix des chemins,  Configuration pour satisfaire la QoS,  Profondeur des FIFOs NI  Nécessite NI  Méthode de décision,  Outil de décision Samuel Evain I Contexte de l’étude II III IV V VI VII Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives •CAO pour l’électronique embarquée •Les communications •Un NoC •Espace de conception •Contributions et positionnement des travaux •Avancée des travaux au cours du temps Espace de conception: Approche de parcours retenue  Problème d’optimisation  Approche heuristique  Fonction de coût  Maximiser l’utilisation du NoC  Réduire la surface en faisant la meilleure utilisation du réseau en réduisant la quantité de FIFO requise  Contraintes  QoS / Applications : Latence, Débit, Sécurité, Coût, Sûreté de fonctionnement  QoS / Concepteur : Temps de conception  Nos choix:     Commutation par paquet Routage par la source Applications en partie statiques Temps réel par TDMA pour les communications critiques Samuel Evain I II III IV V Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité VI Applications et résultats VII Conclusion, perspectives •Applications •Mise en œuvre sur plate forme FPGA •Chne MC-CDMA MC-SS-MA •Turbo-décodeur •Traitement d’image Mise en œuvre sur plate forme FPGA Xilinx  microBlazes, RAMs  NoC Fréquence maximale: 91MHz  routeurs, Nis, wrapper_S (4 channels), wrapper_M (2 channels)  Lectures et écritures  modes:  Polling  Le processeur scrute l’arrivée des données sur le wrapper esclave  Interruption  Le wrapper esclave prévient le processeur qu’une donnée est arrivée par une interruption  million de mots de 32 bits transférés avec succès entre les processeurs et les RAMs Samuel Evain I II III IV V Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité VI Applications et résultats VII Conclusion, perspectives •Applications •Mise en œuvre sur plate forme FPGA ãChaợne MC-CDMA MC-SS-MA ãTurbo-dộcodeur ãTraitement dimage Mise en uvre sur plate forme FPGA Xilinx  FPGA Virtex-II Pro FF1152 VP-50-5 capacité : 23616 slices  Le NoC avec les wrappers occupe 11418 slices  Répartition des composants du NoC en %: Samuel Evain I II III IV V Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité VI Applications et résultats VII Conclusion, perspectives •Applications •Mise en œuvre sur plate forme FPGA ãChaợne MC-CDMA MC-SS-MA ãTurbo-dộcodeur ãTraitement dimage Chne MC-CDMA MC-SS-MA Transmission:  Projet 4MORE  Application flot de donnée RAM 48 CHANNEL CODER 96 BIT INTERLEAVING 96 24*24 MAPPING CDMA 24*24 6*24 MIMO ENCODER  Une chne d’émission et une autre de réception 24*30 24*30 OFDM MODULATION  Elle a permis de valider: OFDM MODULATION 1280*30 1280 * 30  La technique de dimensionnement S P P D D D D D D D D D D D D P P D D D D D D D D D D D D P P Z RF IF RF IF du TDMA,  La technique d’allocation des slots 32 Symboles OFDM de temps, 672*6 Réception: 23*30 672*24*2 MIMO CHANNEL  L’utilisations des multi-réservations CFO ESTIMATION 1280*30 30*1 MIMO DECODER pour les communications RAM RF IF OFDM DEM ROTOR 672*24 MIMO DECODER mutuellement exclusives 672*24 672*30 RAM RF IF OFDM DEM 672*30 ROTOR MIMO DECODER 30*1 1280 * 30 MIMO CHANNEL ESTIMATION CFO 23*30 672*24*2 672*24 CDMA 672*6 672*24 S P P D D D D D D D D D D D D P P D D D D D D D D D D D D P P Z SOFT DEMAPPING 24*84 32 Symboles OFDM CHANNEL DECODER MAC LAYER Samuel Evain 24*84 BIT INTERLEAVING I II III IV V Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité VI Applications et résultats VII Conclusion, perspectives •Applications •Mise en œuvre sur plate forme FPGA ãChaợne MC-CDMA MC-SS-MA ãTurbo-dộcodeur ãTraitement dimage Chne MC-CDMA MC-SS-MA  NoC  32 bits  Topologie en grille 4x4 (16 routeurs)  Solution trouvée  Table de slots  Génération du VHDL  ~50000 lignes de codes VHDL générées en secondes  Synthèse xilinx  Durée  Fréquence maximum = 103MHz  16220 slices (68%FPGA) Samuel Evain I II III IV V Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité VI Applications et résultats VII Conclusion, perspectives •Applications •Mise en œuvre sur plate forme FPGA ãChaợne MC-CDMA MC-SS-MA ãTurbo-dộcodeur ãTraitement dimage Turbo décodeur  Application complexe  de nombreuses communications potentielles  L’architecture:  processeurs (P0 P7)  Les communications:  Chaque processeur émet par chacun de ses deux ports une information extrinsèque selon l’ordonnancement de l’entrelaceur Décodeur Décodeur oa ob ia P4 ib oa ob P0 ia ib oa ob P1 ia ib oa ob P2 ia ib oa ob P5 ia ib NoC oa ob P3 ia ib oa ob ia P6 ib oa ob ia P7 ib Samuel Evain I II III IV V Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité VI Applications et résultats VII Conclusion, perspectives •Applications •Mise en œuvre sur plate forme FPGA ãChaợne MC-CDMA MC-SS-MA ãTurbo-dộcodeur ãTraitement dimage Turbo décodeur  128 communications peuvent être identifiées Alors que seulement 16 informations extrinsèques sont créées tous les Temiss ;  Le débit total des échanges est de 16*90Mo/s=1,4Go/s  Une solution base de bus est donc exclue  Une entrée i peut recevoir jusqu’à informations extrinsèques la fois  Débit pire cas de 720Mo/s Probabilité de 1/224 En moyenne, une entrộe reỗoit une seule information extrinsèque par cycle d’émission soit un débit de 90Mo/s  C’est donc un problème complexe Samuel Evain I II III IV V Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité VI Applications et résultats VII Conclusion, perspectives •Applications •Mise en uvre sur plate forme FPGA ãChaợne MC-CDMA MC-SS-MA ãTurbo-dộcodeur •Traitement d’image Turbo décodeur  solutions proposées:  BE avec règle de priorité  Priorité maximale l’informations extrinsèque transportant l’ information la plus significative,  Utilisation d’un arbitrage sur priorité dans les routeurs  GT avec restriction  Limitation informations extrinsốques reỗue par un port durant périodes consécutives de l’entrelaceur,  Utilisation des exclusions mutuelles: Indispensable car sinon il faudrait reconfigurer les tables TDMA chaque période de l’entrelaceur, soit toutes les 0,1 µs  Solution avec un NoC 200 MHz, 24 bits de largeur de données Table TDMA de 10 slots Samuel Evain I II III IV V Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité VI Applications et résultats VII Conclusion, perspectives ãApplications ãMise en uvre sur plate forme FPGA ãChaợne MC-CDMA MC-SS-MA •Turbo-décodeur •Traitement d’image Traitement d’image Img i (320*240*8)  Application de suivi d’objets  Projet EPICURE (CEA)  Elle a permis de valider la technique de dérivation des contraintes Avec exclusions mutuelles Slots de la table TDMA 10 FIFO dans les NIs 65 60 Img i-2 (320*240*8) Img i-3 (320*240*8) Img a (320*240*1) IP2 Img b (320*240*1) Dilatation Étiqueta ge Image étiquetée (320*240*n) IP7 M4 Enveloppe & center de gravité Structure des objets (6*9bits par objet) Kalma n IP6 IP3 M3 IP4 T M1 M2 Érosion Reconstruction morphologique Img de font (320*240*8) IP1 Moyenne & soustraction du font & seuillage  Exclusion mutuelle  Réduction de la table TDMA  Réduction du coût en FIFO Sans exclusion mutuelle Img i-1 (320*240*8) Not moving object detection Structure des objets (4*9bits par objet) IP5 Img i (320*240*8) M5 IP7 M5 M.À J de l’image de fond Samuel Evain Img de font (320*240*8) Incrustatio n Img Vga (320*240*8) IP7 VGA Img i (320*240*8) Img de font (320*240*8) M1 M1 I II III IV V VI Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats VII Conclusion, perspectives •Conclusion •Collaborations •Perspectives •Communications scientifiques Plan I Contexte de l’étude II Outil de CAO III Garantir le temps réel par un TDMA IV TDMA dans le contexte d’horloges hétérogènes V Sécurité VI Applications et résultats VII Conclusion, perspectives Samuel Evain I II III IV V VI Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats VII Conclusion, perspectives •Conclusion •Collaborations •Perspectives •Communications scientifiques Conclusion  Principales contributions Définition d’un flot de conception Définition d’une technique d’affectation des chemins dans le réseau Technique pour garantir le service dans un contexte multi horloges Technique de codage des instructions de routage avec des aspects sécurités  Développement d’une architecture paramétrable générique d’un réseau sur puce  Développement d’un outil de CAO pour configurer et générer le réseaux sur puce (code C et VHDL RTL)  Validation sur plateforme FPGA Xilinx     Samuel Evain I II III IV V VI Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats VII Conclusion, perspectives •Conclusion •Collaborations •Perspectives •Communications scientifiques Collaborations  Projets :  Equipe Projet Multi-Laboratoire (Sep 2002 - Sep 2005)  INSA - IETR (Institut d'Electronique et de Télécommunications de Rennes)  UBS – LESTER (Laboratoire d'électronique des systèmes temps réels)  GET R-PUCE (2005 - 2006)  ENSTB – Électronique et RSM (Réseaux, Sécurité et Multimédia)  INT d'Evry – RST (Réseaux et Services des Télécommunications)  UBS – LESTER Samuel Evain I II III IV V VI Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats VII Conclusion, perspectives •Conclusion •Collaborations •Perspectives •Communications scientifiques Perspectives  Complément de développements  Ouvert des perspectives pour la sécurité  Thèse en cours au LESTER  Interaction entre le NoC et l’OS pour contrôler la QoS et la sécurité,  Synthèse systemC TLM car le test du monitoring impose une simulation rapide  Conception spécifique l’application  Dépôt projet ANR collaboration avec TAMCIC (ENST Bretagne)  Lien application-NoC Transfert data dépendant Optimisation guidée par la connaissance de l’application  Valorisation (études en cours) Samuel Evain I II III IV V VI Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats VII Conclusion, perspectives •Conclusion •Collaborations •Perspectives •Communications scientifiques Communications scientifiques  Conférences internationales  S Evain, J-Ph Diguet, Milad El Khodary and D Houzet, “Automated derivation of NoC Communication Specifications from Application Constraints”, IEEE SIPS 2006, Workshop on Signal Processing Systems, Banff, AB, Canada, October 2-4, 2006  S Evain, J P Diguet, D Houzet, "µSpider NoC Road Map", DATE 06 Workshops, Future Interconnects and Networks on Chip Workshops, March 10, 2006  S Evain, J P Diguet, "From NoC Security Analysis To Design Solutions", in IEEE SIPS 2005, Workshop on Signal Processing Systems, Athens, Greece, November 24, 2005  S Evain, J P Diguet, D Houzet, "A CAD Tool for efficient NoC design", IEEE ISPACS 2004, International Symposium on Intelligent Signal Processing and Communication Systems, Seoul, Korea, November 18-19, 2004  S Evain, J P Diguet, D Houzet, "µSpider: a CAD Tool for efficient NoC design", IEEE NORCHIP 2004, Oslo, NORWAY, November 8-9, 2004  Revue Internationale  S Evain, J-Ph Diguet and D Houzet, “NoC Design Flow for TDMA and QoS Management in a GALS Context”, EURASIP Journal on Embedded Systems, Volume 2006, Hindawi Publishing Corporation, 2006, accepté  Brevet  “Routeur et réseau de routage" Déposé le 28 octobre 2005 Samuel Evain Merci, Questions? Samuel Evain I II III IV Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes V Sécurité VI VII Applications et résultats Conclusion, perspectives •Problématique •Politique de routage •Street-sign avec codage relatif •Complément & décalage •SPA : Self Complemented Path coding •Réarrangement binaire automatique •Sécurisation en Multi-zones aller Les chemins aller et retour: S R1 R2 R3 R4 D retour Les instructions aller pour les routeurs R1 R4: Instruction aller R2 Instruction aller R1 B5 B4 B3 B2 B1 B0 B3 B2 B1 B0 Instruction aller R3 Instruction aller R4 B2 B3 B1 B0 B4 B2 B1 B0 Dans chaque routeur, l’instruction de retour est calculée et l’ordre de ses bits (poids fort - poids faible) est inversé Les instructions retour avec les bits inversés et toujours dans l’ordre R1 R4: Instruction retour R2 Instruction retour R3 Instruction retour R1 B0 B1 B2 B3 B4 B5 B0 B1 B2 B3 B0 B1 B2 B0 Instruction retour R4 B1 B2 B3 B4 A destination, l’ordre des bits (poids fort - poids faible) de l’ensemble du champ instruction est inversé Les instructions retour pour les routeurs R4 R1: Instruction retour R4 B4 B3 B2 B1 B0 Instruction retour R1 Instruction retour R3 Instruction retour R2 B2 B1 B0 B3 B2 B1 B0 B5 B4 B3 Samuel Evain B2 B1 B0