(TIỂU LUẬN) nêu cấu tạo, ký hiệu, sơ đồ nguyên lý, các cách mắc của transitor lưỡng cực loại PNP cấu tạo transitor PNP

Câu Nêu cấu tạo, ký hiệu, sơ đồ nguyên lý, cách mắc transitor lưỡng cực loại PNP Cấu tạo Transitor PNP : Xét cấu tạo transistor PNP gồm thành phần bán dẩn  P – N – P ghép với Trong cực Base – cực nằm tương ứng với bán dẩn N, cực Collector – cực thu cực Emitter – cực phát nằm hai bên Các cực Base viết tắt B, cực Collector viết tắt C, cực Emitter viết tắt E Các bạn nên ý chiều mũi tên vào E qua B C Bản chất C và E là loại bán dẫn P kích thước, nồng độ bán dẫn khác nên khơng thể hốn đổi vị trí cho Ký hiệu : Tieu luan Sơ đồ nguyên lý hoạt động Nguyên lý hoạt động của Transistor PNP tương tự NPN cực tính PNP ngược lại với NPN Dịng điện qua PNP từ E sang C dòng qua E B tỉ lệ nghịch với Khi B cực đại E = A ngược lại E cực đại B = A Tieu luan Các cách mắc: - Mắc kiểu E chung (EC) , mắc kiểu B chung (BC), mắc kiểu C chung(CC) Câu Vẽ ký hiệu quy ước, bảng trạng thái, sơ đồ mạch phân tử logic OR có ba đầu vào Ký hiệu : Bảng trạng thái: 0 0 1 1 A 0 1 0 1 B 1 1 Tieu luan C 1 1 1 Y Sơ đồ mạch : Câu Nêu cấu tạo, ký hiệu, sơ đồ nguyên lý transistor hiệu ứng trường có lớp tiếp giáp(P-N) cho kênh P Cấu tạo : Cấu tạo – Trên đế bán dẫn loại n (hoặc p) ta pha tạp hai lớp bán dẫn loại p (hoặc n) có nồng độ cao; lớp bán dẫn loại n (hoặc p) gọi kênh dẫn – Hai đầu kênh dẫn đưa hai chân cực Máng D (Drain) cực Nguồn S (Source); thường JFET có cấu trúc đối xứng, nên cực D cực S đổi lẫn cho – Hai miếng bán dẫn hai bên nối với đưa chân cực cửa G (Gate) Tieu luan Ký hiệu : Đầu mũi tên từ kênh dẫn loại p đến cực cửa loại n Các đặc tuyến máng truyền dẫn cho JFET kênh p thì tương tự linh kiện kênh n, trừ điều cực tính dịng áp đảo ngược Sơ đồ nguyên lý hoạt động: Tieu luan Trong JFET kênh-p, kênh dẫn vật liệu loại-p và miền cực cửa loại-n Điện áp máng-nguồn, đuợc nối dương cho nguồn âm cho máng Như vậy, dòng chảy (theo chiều quy ước) từ nguồn đến máng Để phân cực ngược tiếp xúc cực cửa kênh dẫn, cực cửa loại n phải tạo dương so với kênh dẫn loại p Do đó, điện áp phân cực nối dương cực cửa âm nguồn Sụt áp dọc theo kênh dẫn âm vùng nghèo dương cực nguồn, minh hoạ Giống trường hợp linh kiện kênh n, sụt áp kênh dẫn hướng đến phân cực ngược tiếp xúc cực cửa-kênh dẫn Câu 4: Vẽ sơ đồ nguyên lý, giản đồ điện áp theo thời gian mạch không đồng trạng thái ổn định (đa hài đợi) dung tranzito Sơ đồ nguyên lý Tieu luan Mạch điện bao gồm hai tầng khuếch đại có ghép từ colecto tầng sang bazo tầng thông qua tụ điện C1 và C2 Điện trở R1, R2 là điện trở tải mắc colecto Điện trở R3, R4 là điện trở định thiên tạo dòng Ib mở cửa để tranzito làm việc Chính q rình phóng nạp hai tụ điện làm thay đổi điện áp mở tắt hai Tranzito Quá trình theo chu kì để tạo xung Giản đồ điện áp theo thời gian Câu Nêu cấu tạo, ký hiệu quy ước, sơ đồ nguyên lý tranzito trường có cực cổng cách ly MOSFET với kênh cảm ứng cho kênh P Cấu tạo Tieu luan Trong MOSFET kênh gián đoạn(cảm ứng) hai vùng bán dẫn loại N pha nồng độ cao khơng dính liền nên gọi gián đoạn, mặt kênh dẫn điện phủ lớp ô xít cách điện SiO2 Hai dây dẫn xuyên qua lớp cách điện nối vào vùng bán dẫn P gọi cực S D Cực G có tiếp xúc kim loại bên ngồi lớp xít cách điện cực D S/    G (Gate): cực cổng G cực điều khiển cách lý hồn tồn với cấu trúc bán dẫn cịn lại lớp điện mơi cực mỏng có độ cách điện cực lớn dioxit-silic S (Source): cực nguồn D (Drain): cực máng đón hạt mang điện Ký hiệu: Tieu luan Sơ đồ nguyên lý hoạt động : Do câu tạo kênh bị gián đoạn nên bình thường khơng có dòng điện qua kênh, Id= điện trở D S lớn Khi phân cực cho G có UGS>0V, điện tích dương cực G hút điện tử N phía hai vùng bán dẫn P lực hút đủ lớn số điện tử bị hút nhiều hơn, đủ để nối liền hai vùng bán dẫn P kênh dẫn hình thành • Khi có dịng điện ID từ D sang S, điện áp phân cực cho cực G tăng dịng ID lớn Điện áp UGS đủ lớn để tạo thành kênh dẫn điện gọi điện áp ngưỡng UGS(T) hay UT Khi UGS dịng cực máng ID = Câu Vẽ ký hiệu quy ước, bảng trạng thái, sơ đồ mạch phần từ logic NOR có bốn đầu vào Ký hiệu : Tieu luan Bảng trạng thái : Tieu luan Sơ đồ mạch : Tieu luan Câu Vẽ ký hiệu quy ước, bảng trạng thái, sơ đồ mạch phần tử logic NAND có ba đầu vào Ký hiệu : Bảng trạng thái : Tieu luan Sơ đồ mạch : Tieu luan Tieu luan ... theo chu kì để tạo xung Giản đồ điện áp theo thời gian Câu Nêu cấu tạo, ký hiệu quy ước, sơ đồ nguyên lý tranzito trường có cực cổng cách ly MOSFET với kênh cảm ứng cho kênh P Cấu tạo Tieu luan... vào Ký hiệu : Bảng trạng thái: 0 0 1 1 A 0 1 0 1 B 1 1 Tieu luan C 1 1 1 Y Sơ đồ mạch : Câu Nêu cấu tạo, ký hiệu, sơ đồ nguyên lý transistor hiệu ứng trường có lớp tiếp giáp(P-N) cho kênh P Cấu. .. tiếp xúc kim loại bên ngồi lớp ô xít cách điện cực D S/    G (Gate): cực cổng G cực điều khiển cách lý hoàn toàn với cấu trúc bán dẫn cịn lại lớp điện mơi cực mỏng có độ cách điện cực lớn dioxit-silic