THÔNG TIN TÀI LIỆU
ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ BỘ MÔN VIỄN THÔNG _*** _ BÁO CÁO BÀI TẬP LỚN ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ĐẠT ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 2.4 GHZ GVHD: Đặng Ngọc Hạnh NHÓM: SINH VIÊN: Phan Đình Đạt – 1811890 Đỗ Đình Hòa – 1812313 TP HCM, THÁNG 05 NĂM 2022 MỤC LỤC Tính tốn thiết kế 1.1.Yêu cầu 1.2.Thông số transitor 1.3.Mô hình mạch khuếch đại 1.4.Lý thuyết tính tốn Kết luận DANH MỤC HÌNH Hình 1.1 Transistor BFP196W Hình 1.2 Mạch phân cực cho BJT Hình 1.4 Mơ hình mạch khuếc đại Hình 1.5 Mô ma trận S độ lợi cực đại Hình 1.6 Tham số tính tốn Hình 1.7 Đặc tuyến Gamma S Gamma L Hình 1.8 Sơ đồ mạch sau hiệu chỉnh ZS ZL 10 Hình 1.9 Ma trận S thông số sau hiệu chỉnh ZS ZL 10 Hình 1.10 Mơ ZS ZL theo Smith_Chart 11 Hình 1.11 Phối hợp trở kháng ZL 12 Hình 1.12 Phối hợp trở kháng ZS 13 Hình 1.13 Sơ đồ mạch phối hợp trở kháng có độ lợi cao 14 Hình 1.14 Ma trận S thơng số khác PHTK 14 Hình 1.15 Kết ngõ vào ngõ mạch khuếch đại 15 ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ĐẠT ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 2.4 GHZ (BFP196W) Tính toán thiết kế 1.1 Yêu cầu Thiết kế mạch khuếch đại công suất với: - Hoạt động tần số 2.4 GHz - Thiết kế để mạch độ lợi lớn Các mạch PHTK thiết kế cho tất trường hợp sử dụng phần tử tập trung LC - 1.2 Đánh giá tính tuyến tính mạch qua thông số: P_1dB, IIP3 Thông số transitor Hình 1.1 Transistor BFP196W - Tìm điểm phân cực tĩnh cho BJT IBB VCE: Hình 1.2 Mạch phân cực cho BJT Tiến hành mô phỏng : VCE ⇒ 12V step 0.1 , IBB 20 μA ⇒ 100 μA step 10 μA Hình 1.3 Điểm làm việc BJT BFP196W - Điêm m1 la điêm lam viêc cua BJT BFP196W vùng tuyên tinh co: VCE = 3V, IBB = 60 μA va Ic = mA 1.3 Mơ hình mạch khuếch đại Hình 1.4 Mơ hình mạch khuếc đại Hình 1.5 Mơ ma trận S độ lợi cực đại - Kêt qua mô phong: tim đươc ma trân S va đô lơi cưc đai ma mach mang lai: 1.4 - Lý thuyết tính tốn Kêt qua mơ phong cho thây ma trân S, S Max va tinh ổn định cua mach tân sô 2.4 GHz + Ma trân S: S11= -1.858 , S22 =- 16.607, S21=3.546, S22=-8.743 Đô lơi cưc đai max_gain(S) = 9.245 + S21 la ti sô công suât giữa cổng va bằng 3.546 , chưa đat gia trị đa la 9.635 Nên ta se hiêu chinh sô linh kiên đê mach đat đô lơi lơn nhât - Để thiết kế mạch phối hợp trở kháng để công suất lớn độ lợi tởổ̉ng cộng mạch khuếch đại tính sau: GT = GSG0GL GS, G0, GL địị̣nh nghĩa hình bên G0 = | 21|2 - GT đươc tinh sau : - Đê G Max thi ta cân phôi hơp trơ khang sau : - Trong đo: - Ta thiêt lâp cac công thức sau : Hình 1.6 Tham số tính tốn - Ta thu đươc đăc tuyên Gamma S va Gamma L: Hình 1.7 Đặc tuyến Gamma S Gamma L - Tiêp tuc mô phong theo Gamma Sn va Gamma L: - Dựa vào ZL ZS tìm từ mơ Smith_Chart ta chỉnh lại thơng số mạch: Hình 1.8 Sơ đồ mạch sau hiệu chỉnh ZS ZL - Kêt qua thu đươc sau mơ phong: Hình 1.9 Ma trận S thông số sau hiệu chỉnh ZS ZL 10 Hình 1.10 Mơ ZS ZL theo Smith_Chart - Thiết kế mạch phối hợp trở kháng để đưa ZL 50 Ohm mà đội lợi không đổổ̉i bằằ̀ng cách dùằ̀ng tool Smith_Chart ADS: 11 Hình 1.11 Phối hợp trở kháng ZL 12 Hình 1.12 Phối hợp trở kháng ZS - Sau co đươc thông sô mach phôi hơp trơ khang ta thêm cac phân tư cân thiêt vao mach 13 Hình 1.13 Sơ đồ mạch phối hợp trở kháng có độ lợi cao - Kêt qua mơ phong: Hình 1.14 Ma trận S thông số khác PHTK 14 Hình 1.15 Kết ngõ vào ngõ mạch khuếch đại Ta thây S21 = 9.244 xâp xi đat cưc đai, đat đươc yêu câu Kết luận - Dựa vào trình thiết kế mạch phối hợp trở kháng tần số 2.4 GHz, ta thấy độ lợi tối đa mạch khuếch đại đạt phụ thuộc nhiều vào L C kế giá trịị̣ vịị̣ trí - Bài tập lớn giúp nhóm nắm rõ bước cách phối hợp trở kháng ngõ vào ngõ ra, cách sử dụng Smith_Chart để thiết kế phối hợp trở kháng - Các tool ADS dùằ̀ng thiết mạch kế mạch tốt ... vào ngõ mạch khuếch đại 15 ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ĐẠT ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 2. 4 GHZ (BFP196W) Tính tốn thiết kế 1.1 u cầu Thiết kế mạch khuếch đại công suất với:... Hoạt động tần số 2. 4 GHz - Thiết kế để mạch độ lợi lớn Các mạch PHTK thiết kế cho tất trường hợp sử dụng phần tử tập trung LC - 1 .2 Đánh giá tính tuyến tính mạch qua thơng số: P_1dB, IIP3 Thơng số. .. yêu câu Kết luận - Dựa vào trình thiết kế mạch phối hợp trở kháng tần số 2. 4 GHz, ta thấy độ lợi tối đa mạch khuếch đại đạt phụ thuộc nhiều vào L C kế giá trịị̣ vịị̣ trí - Bài tập lớn giúp
Ngày đăng: 30/11/2022, 14:05
Xem thêm: