Đang tải... (xem toàn văn)
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN ĐẠI HC BÁO CÁO ĐÈ TÀI ĐO CƯỜNG ĐỘ DÒNG ĐIỆN HIẾN THỊ LÊN LED VA LCD ĐE CANH BAO MỤC LỤC ‹ — Giảng viên hướng dẫn TS Nguyễn Đại Dương LỚI NÓI ĐÀU VÀ BẢN Bộ môn[.]
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN ĐẠI HC BÁO CÁO ĐÈ TÀI ĐO CƯỜNG ĐỘ DÒNG ĐIỆN HIẾN THỊ LÊN LED VA LCD ĐE CANH BAO MỤC LỤC ‹ — LỚI NÓI ĐÀU VÀ BẢN PHÂN CÓNG CÔNG Giảng viên hướng dẫn: TS Nguyễn Đại Dương Bộ môn: Kỹ ` ` Sinh viên thực hiện: thuật đo & Tin học công nghiệp Lưu Ngọc Ảnh- 20173652 VIỆC ri ĐãO, Hải Nam- 20174086 Hoàng Minh Tri-20174279 Nguyễn Hoàng Phi-20174112 1.MỤC TIỂU THIẾT KẾ 2-22 S12 2219155515592152121121115111511111212111 21111111211 211EE E1 xEnereg 2.LỰA CHỌN PHÀN CỨNG - a KiLFPGA EPM240 b Chip ADC0804 2c 2212211221271211 2211021222101 erere 5ä 2212221 111 1102121222101 221Eneerrea 2-2222 SE n2 2222222 121022 2e 1e treg c.Led SỐ - 22222 1521225127112112711211121111121121121 211010121 re d Cảm biến ACS712 22 C2 222202 111112 T11 n1 TH ĐT Ki ch nh yêu § Thiết kế phần cứng 22 +2 S1 SE1E21211111211 1111011111122 11 111tr a Sơ đồ khối 2.2 222222221022 nh TT n nh nh nh nà nu nà nhe Hà na b Sơ đồ chương trình .c C22 C22 211 22222 nn nh nh TK Hy kg 10 Lập trình khối 84.0009 c1 E11 1182121121121 2111101 221 111211 ru 10 10 b Khối led s2 2222212112711 22112212112712112215 1101111211221 erreg 12 24.0195 13 l4 0ềun:gỉaadadđaaiađaiaiiiẳiidada 14 Kết đặt c2 022 nh nh nh ni nh nh Hy no nh in Hài 15 LỚI NOI ĐẦU Field-prosrammable gate array (FPGA) loại mạch tích hợp cỡ lớn dùng câu trúc mảng phân tử logie mà người dùng lập trình Với phát triển vũ bão khoa học công nghệ, FPGA ngày ứng dụng rộng rãi sống Vì vậy, học tập nghiên cứu FPGA hướng tiêm quan trọng sinh viên ngành kĩ thuật Trong phạm vĩ mơn học “FPGA ứng dụng”, nhóm chúng em lựa chọn tìm hiểu thực đề tài “*Ðo dòng điện hiền thị lên LED LCD đề cảnh báo” Trong kì học tìm tịi thực hiện, nhóm hồn thành dự án đạt được mục tiêu đề Tuy nhiên hạn chế thời gian kiến thức, mạch chúng em khơng tránh khỏi thiếu sót, mong thầy góp ý nhận xét để chúng em hoàn thiện Bảng phân công nhiệm vụ Thành viên Lưu Ngọc Anh 20173652 Nhiệm vụ Code Clk_2ms, mô mạch thật, quay video, mua linh kiện Đào Hải Nam 20174086 Đọc liệu ADC0804, Port map, tính tốn khối hiển thị, thuyết trình Hồng Minh Trí 20174279 Code khối hiển thị, Slide, mua linh kiện Nguyễn Hoàng Phi 20174112 Word, Code khối hiển thị, tìm hiểu phần cứng I Mục tiêu thiết kế Làm quen sử dụng KITEFPGA ngôn ngữ VHDL Đọc xử lý tín hiệu cảm biến ACS712 có đầu dạng analog Hiển thị cường độ dòng điện tiêu thụ phụ tải , thiết bị điện Lựa chọn phần cứng a, KIEPGA EPM240 Kđt EPM240T100 VI Thơng số kỹ thuật: - Sử dụng Chịp: EPM240T100C5N TQFP100 - Điện áp: DC5V - 240 Logic Elements - Tương thích mạch nạp USB Blaster - Giao tiếp LCD1602, LCD12864 - Giao tiếp UART - Giao tiếp Key Đơn - Giao tiếp LED Đơn - Hỗ trợ cổng IO b, Chip ADC0804 Thông số kỹ thuật: - - Độ phân giải 8bIt Nguồn cung cấp: +SV - — Điệnáp ngõ vào: 0-SV - _ Thời gian chuyển đơi khơng bé 110.s Cấu Hình Chip ADC 0804 20] v+ OR VgEr 19] CLK RE 18] DBọ (LsB) 17] DB+ 16] DBz 15 DBz 14] DB4 13] DBs 12 DBs 11 DB; (wsB) vu Eaearliklneseafieeriuz crerTi Chức chân : - _ Chân chân - _ Chân thấp (chân làm (chân nghĩa CS : Chip Seclect) việc ta phải nỗi RD : Read Data) tín hiệu tương tự : chân chọn chíp tích cực mức thấp nghĩa muốn mass cịn khơng làm việc ta nói lên V+ : Đây chân cho phép đọc liệu tích cực mức đầu vào Vin (+) Vin(-) sau chuyên đổi thành tín hiệu số lưu ghi chọn chíp chưa phép xuất chân DB0 đến DB7 điện áp từ chân từ mức cao xuống mức thấp đữ liệu xuất chân 11 đến chân 18 đề ta lấy Chân (chân WR : Write Data) :là chân ghi dư liệu,là chân cho phép thực chuyên đồi chân tích cực mức thấp nghĩa chân mức cao kéo xuống mức thấp tín hiệu vào Vin phép chun đổi thành tín hiệu số.Chú ý thực chuyền đồi.tín hiệu đầu DB0 đến DB7 chốt thời điểm trước Chân 4,9 ( chân CLK IN CLK R ) : chân mạch dao động tạo xung clock Với chíp có thê sử dụng xung clock từ ngồi đưa vào đựa vào Ic timer 555 vào chân 4.khi chân nói mass.Nhưng đề tiện cho người sử dụng nhà sản xuất lắp chíp đao động chân CLK IN CLK R nối tụ điện điện trở bên ngồi.Đây mạch thời mạch đao động định tân sô Chân ( chân INTR : Interrupt) : Chân ngắt tích cực mức thấp Chân chân chip,nó báo cho ta biết q trình chuyền đổi kết thúc hay chưa ,bình thường chân mức cao trình chuyên đổi kết thúc chân nảy xuống mức thấp đề báo cho ta biết chun đối xong cịn mức cao tức trình chưa xong Chân 6,7 (chân Vin) : chân vào tín hiệu tương tự Chân 8,10 ( chân AGND ,DƠND ) chân mass tín hiệu tương tự tín hiệu số : AỚND (Analog GND),DGND(Digrtal GND) Chân (chân VREF/2) chân cấp điện áp tham chiếu điện áp chuyển đối đưa vào đầu vào Vin từ 0V đến 5V chân có điện áp 2.5V Chú ý điện áp đưa vào đầu vào chuyền đổi Vin từ đến 5V chân có thê bỏ hớ nguồn cấp cho Ic 5V chân hiểu có điện áp 2.5 V Chân 18,17,16,15,14.13,12,11 (chân DB0 đến DB7) chân dạng số Chân 20 (V+) chân cấp nguồn cho Ic Bắt Ic muốn hoạt động ta phải cấp nguồn ni cho Ic DAC 0804 cấp nguồn 5V Theo cấu trúc nguyên lí hoạt động chíp mà ta nghiên cứu chip ADC chúng đê sử dụng Ie cách tốt kết hợp với Ic vi xử lý lập trinh đề xử dụng ví dụ 8051 c, Led số Thông số kỹ thuật -_ Led7 số 0,56” đỏ Catot - - Kích thước : 0,56 mch - _ Loại led nỗi chung Catot - Màu sắc: Đỏ - _ Điên áp làm việc : 2,8- 3,IV LED đù có nhiều biến tựu chung có loại : - _ Chân Anode chung (chân + led mắc chung lại với nhau.) - _ Chân Catode chung (Chân - led mắc chung với nhau.) Cấu tạo led 109876 mm Ï E HO MA Pế EaSrf: D1 C>m'ircarle E k0 Ca'horcie D Con Awxocie CCarhsxrie C 2ö@+im0 CatFode vs, 12545 D P Caith:ocle B Cathorcle A Com Aưyocie Cath©cla F Cathocle Gư d) Cảm biến ACS712 Thơng số kỹ thuật: - TC ACS712 (dòng đo 0-10A) Nguồn sử dụng: 5VDC -_ Độ nhạy đầu từ 96-104mV/A = 0.1V/A -_ -_ Đường tín hiệu analog có độ nhiễu thấp Độ trễ đầu đề đáp ứng với đầu vào 5Jus Điện trở dây dẫn 1.2mO Khi cấp nguồn 5VDC cho module chưa có dịng Ip (chưa có tải mắc nối tiếp) Vout = 2.5VDC, có dịng Ip( dịng tải) Max Vout tuyến tính với dịng Ip tương ứng _ V0UT -2.5 ĐỘ NHẠY Thiết kế phần cứng - Sơ đồ khối : _ - (ADŒip~127).5 _ (ADŒiny~127) P 255ĐỘNHẠY ` RD WR /“nấñ!( ADC0804 A7 MẸ EPM240 DP0-DĐ7 ———y |FD7SEG C7 ú THMING DIAGRAIM FOR ADCDOS8O4A WR DO —- D7 Data IMNTR Start : conversicon End conversiojl RE Read Sơ đồ khối chương trình : out , '8\_2m$ ¡ —>!§'——|ui dì du MC0BMM — gÍ_ịn # nỊ w túc éala_r{7.(] l1 Ũ a, Khối ADC [ibrary ieEEg lase.leeec.stkd logic luae 1EeE.rtrmezic luae ieEE.sEd lggqic |enrity | adc0804 pdort IHE.: 1znsigned.all; is stEd lngic; 3n SEU lugïc:='11'; adc data 1n:1n rd 11E63.a11; std,all; { clk in:in : guE WE :DULE data dut led 1Ð std Ingic vector(7 downtn 0); std longig vector(7 downto Ö}; sEd lngic: Std logic: : : pụt puE srtd lngic }? lend adcũ804; |architecrure readadc signal adc IinL: sigqnal led ; ö£ adciäD4 inreger range is Õ Lo 255; srd logqic; |beuin led = 1n) cnt:irEeger: 10 đ91[7.0| bi Ti = li ccrsLIkLria begin 41Ê tising cge(ClEK in] 1‡(cnt=i) then then WE