1. Trang chủ
  2. » Giáo án - Bài giảng

Bài tập môn kỹ thuật trải phổ

7 9 0

Đang tải... (xem toàn văn)

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 7
Dung lượng 133,56 KB

Nội dung

HỆ THỐNG TRẢI PHỔ NHẢY TẦN FHSS 1 Một hệ thống FHSS có tốc độ dữ liệu là 4800bps và sử dụng 4 lần nhảybit Băng thông của hệ thống nếu có 1024 tần số nhảy 2 Một hệ thống có tốc độ dữ liệu là 2400bps. Các dạng bài tập về kỹ thuật trải phố

HỆ THỐNG TRẢI PHỔ NHẢY TẦN FH/SS Một hệ thống FH/SS có tốc độ liệu 4800bps sử dụng lần nhảy/bit Băng thông hệ thống có 1024 tần số nhảy BW  J f  J  1024   4800  19.66MHz Th Một hệ thống có tốc độ liệu 2400bps với lần nhảy/bit Giải sử băng thơng rộng 12MHz, có tần số nhảy cần có BW 12.106 J   1000 f  2400 Hệ thống nhảy tần nhanh lần/bit liệu có tốc độ bit 2400bps Có 1024 tần số nhảy Tìm j, số bit cần thiết để điều khiển tạo tần số j 1  1024  j  Cùng hệ thống trên, tốc độ xung clock cần thiết để tạo chuỗi PN ? Rb  2400  Tb  ClockratePN  (s) 2400 j ;Tb  5Th Th  ClockratePN  5 j    2400  108 KHz Tb Băng thông hệ thống là: BW  J  f  J   1024   2400  12.3MHz Th Cùng so sánh tốc độ xung clock tạo chuỗi PN hệ thống DS/SS FH/SS Hệ thống FH/SS có J=2048 Để có độ rộng băng tần, giá trị xung clock hệ thống FH/SS để so với tốc độ xung hệ thống DS/SS – BPSK j 1  2048  j  10 Clock  rateDS / SS j 210    102 Clock  rateFH / SS j 10 Tại hệ thống nhảy tần chậm FH/SS, tốc độ bit 4800bps, nhảy 0,5 lần/bit Hệ thống có 2048 tần số nhảy tần số nhảy nhỏ 240MHz Tìm số bit j để điều khiển tổng hợp tần số (frequency synthesizer) j 1  2048  j  10 (Tiếp tục )Tốc độ xung đồng hộ tạo chuỗi PN bao nhiêu? Tb  1  ( s) Rb 4800 Tb  0.5Th  Th  2Tb Clock  ratePN  j j 10    24 KHz Th 2Tb 4800 (Tiếp tuc) Độ rộng băng tần tín hiệu trải phổ ? Rbit  4800  Tb  1 ( s)  f ss  Signal   4800 Hz 4800 Tb BW  J  f ss  Signal  2048  4800  9.83MHz 11 Nghiên cứu hệ thống nhảy tần nhanh FH/SS sử dụng điều chế 8-FSK Tốc bít 4500bps, có 1024 tần số nhảy Nếu hệ thống nhảy lần/symbol, băng thơng tín hiệu FH/SS bao nhiêu? - Tốc độ symbol là: - Thời gian nhảy là: Rsymbol  Rbit 4500   1500  Tsymbol  (s) log 1500 Tsymbol  5Th  Th  Tsymbol   1500 Vì sử dụng điều chế mức FSK nên f    1500  7500 MHz Th BW  J  f   1024   1500  61MHz 12 Cũng vấn đề câu 11 Nếu hệ thống nhảy tần chậm nhảy lần/2 symbol băng thơng tín hiệu FH/SS ? f  4500   1500 Ts BW  J  f   1024  1500  12.3MHz f  Chú ý: Nhảy tần nhanh 1 f  Th ; Nhảy tần chậm Ts HỆ THỐNG TRẢI PHỔ THỜI GIAN TH/SS Bài 1: Input data rate: R = 16000; Each frame has 512 times slot: J = 512; Bandwidth of TH/SS Signal: Giải Dải thông tin tức: T BBaseband  Dải thơng tín hiệu trải phổ: PG  Độ lợi xử lý Thay số: BTH / SS  BTH / SS  BBaseband 2 T0 T BTH / SS   J k Tf T T0 (Tín hiệu băng gốc điều chế) J Tf Tf T  J T 2  JBBasebsand  J  2x512x16000  16.384.000( Hz)  16.384( MHz) T0 T Bài 2: TH/SS has carrier frequency: 1800MHz BTH / SS  1(MHz ) Datarate  5000(bps ) T f  2(ns) How many Times slot are there in a frame ? Giải BTH / SS  2  J T0 T Suy 106 T BTH / SS 5000 106 J    100 2 2.5000 Bài 3: Input data has bit rate: 4800 bps Transmit bit per frame: k=4; 1024 Timeslot in frame; What is clock rate of PN? PN phải xuất chuỗi bit, mà lần nhảy nhảy đủ số lần khung Khung có 1024 Timeslot j  J  1024  j  10 Ta cần 10 bit chuỗi PN để điều khiển 1024 khe thời gian khung Ta có thời gian tồn bit mà chưa trải phổ k Tf T ; Vậy thời gian tồn khung là: T ( s) 4800 T f  k T   (s) 4800 1200 Ta xét giá trị chuỗi PN( độ dài 10 bit), tồn Tf (s) Vậy tốc độ 10 bít 10 10   12000( Hz )  12( KHz ) T f 11200 Bài 4: Some advantages of FH systems over DS systems are (a) Requires lower clock rate ( Yêu cầu tốc độ xung clock chậm DS/SS) (b) Easier to implement (Dễ dàng thực hiện) (c) Better noise and antijam performances (Hiệu chống nhiễu tốt hơn) (d) Near-far problem is less of a problem (Vấn đề gần xa vấn đề bị ) (e) Better multipath performance (Hiệu suất đa đường tốt hơn) Bài 5: Some advantages of DS systems over FH systems are (b);(c);(e) Vấn đề gần xa DS dễ bị ảnh hưởng đến chất lượng tín hiệu vì: Khi phổ DS mà phía máy thu xa nhỏ, nằm chìm nhiễu; tín hiệu khác Cho dù nén phổ lại máy thu lớn nhiễu gây Nên chất lượng bị ảnh hưởng DS chịu vấn đề đa đường tác động Fading chọn lọc tần số đánh vào tần số dải nén phổ phía thu giải tin tức Còn nhảy tần, Fadding chọn lọc tần số đánh vào tần số hết tin tức Bài 6: FH/DS hybrid system hop/data bit T/Tc = 128 Data rate = 2400bps 256 frequencies What is Bandwidth of FH/DS BDS/SS Giải Giãn cách tần số là: BDS / SS   f  128   128x2400=307200 Tc T BFH / DS  2xJx f  2x256x307200=157.2(MHz ) Bài 7: BFH/DS  Đối với hệ thống DS/SS Rc   128x2400=307.2( KHz ) Tc Tốc độ chip là:  Đối với hệ thống TH/SS 2Th  T  Th  T 1   2.2400 4800 Mặt khác Trong tạo chuỗi PN: 256 tần số; 2j = 256 => j = Bộ PN phải tạo bit thời gian Th Vậy tốc độ chuỗi PN là: R j  8x4800=38.4( KHz ) T Ta phải lựa chọn tần số lớn 307.2 KHz Bởi chọn tần số lớn, ổn định, chia tốt chọn tần số nhỏ, ổn định nhân tần lên ... THỐNG TRẢI PHỔ THỜI GIAN TH/SS Bài 1: Input data rate: R = 16000; Each frame has 512 times slot: J = 512; Bandwidth of TH/SS Signal: Giải Dải thông tin tức: T BBaseband  Dải thơng tín hiệu trải phổ: ... Th  2Tb Clock  ratePN  j j 10    24 KHz Th 2Tb 4800 (Tiếp tuc) Độ rộng băng tần tín hiệu trải phổ ? Rbit  4800  Tb  1 ( s)  f ss  Signal   4800 Hz 4800 Tb BW  J  f ss  Signal ... Ta cần 10 bit chuỗi PN để điều khiển 1024 khe thời gian khung Ta có thời gian tồn bit mà chưa trải phổ k Tf T ; Vậy thời gian tồn khung là: T ( s) 4800 T f  k T   (s) 4800 1200 Ta xét giá

Ngày đăng: 10/11/2022, 08:03

TỪ KHÓA LIÊN QUAN

w