kl le quang huy 2015 621 3

TỔNG LIÊN ĐOÀN LAO ĐỘNG VIỆT NAM TRƯỜNG ĐẠI HỌC TÔN ĐỨC THẮNG KHOA ĐIỆN – ĐIỆN TỬ ĐỒ ÁN TỐT NGHIỆP HIỆN THỰC HÓA KỸ THUẬT OFDM TRÊN FPGA Người hướng dẫn: TS TRẦN THANH PHƯƠNG Người thực hiện: LÊ QUANG HUY Lớp : 10040002 Khoá : THÀNH PHỐ HỒ CHÍ MINH, NĂM 2014 14 Trang i LỜI NĨI ĐẦU Kỹ thuật ghép kênh phân chia tần số trực giao OFDM (Orthogonal Frequency Division Multiplexing) đƣợc đề xuất từ khoảng năm 1950, nhƣng kỹ thuật đƣợc áp dụng rộng rãi năm gần Ngày nay, kỹ thuật OFDM đƣợc ứng dụng rộng rãi hệ thống hệ thống truyền thông số nhƣ: truyền số (DAB), truyền hình số (DVB), mạng cục khơng dây IEEE 802.11 a/g/n (WiFi), mạng máy tính diện rộng khơng dây IEEE 802.16 (WiMAX)… Bên cạnh đó, truyền thơng vô tuyến hệ thứ tƣ (4G) hƣớng đến sử dụng kỹ thuật OFDM Ý tƣởng OFDM chia luồng liệu trƣớc phát thành nhiều luồng liệu song song có tốc độ thấp phát luồng liệu sóng mang khác Các sóng mang trực giao với Sự trực giao cho phép phổ sóng mang chồng lấn lên Khi đó, phổ tầng hệ thống đƣợc sử dụng hiệu Đồng thời, việc truyền liệu tốc độ thấp sóng mang sử dụng đoạn cyclic prefix giúp hệ thống tránh đƣợc can nhiễu liên ký hiệu (ISI) nhiễu liên sóng mang (ICI) Có đƣợc ƣu điểm trên, kỹ thuật OFDM đƣợc quan tâm nghiên cứu nhiều nơi giới Nhiều nghiên cứu OFDM đƣợc tiến hành có Việt Nam Tuy nhiên, phần lớn nghiên cứu dừng lại mức lý thuyết hay mơ phỏng.Trong đó, đề tài hƣớng đến thực phần cứng nhằm nâng cao khả ứng dụng thực tế Phần cứng đƣợc sử dụng để thiết kế hệ thống kit Cyclone II phần mềm Quartus II Altera Mục tiêu đề tài thiết kế hệ thống thu/phát tín hiệu sử dụng kỹ thuật OFDM Kit Altera DE2 Linh kiện Kit FPGA Cyclone II EP2C3F672 Đây linh kiện có tốc độ cao phù hợp để nghiên cứu hệ thống tích hợp chip khả trình lĩnh vực viễn thơng Đặc điểm bật kit dựa FPGA tốc độ xử lý cao nhờ khả thực phép xử lý song song Các kit phù hợp nghiên cứu phát triển tầng vật lý với thời gian trễ ngắn Các khối đƣợc thiết kế hệ thống bao gồm: phƣơng pháp ánh xạ chòm sao, khối biến đổi IFFT/FFT để tạo sóng mang trực giao, thêm bỏ cyclic prefix, cân miền tần số Phép ánh xạ chòm 16QAM Nội dung đề tài bao gồm chƣơng: Chƣơng nguyên lí cấu trúc hệ thống OFDM Chƣơng tìm hiểu board mạch Altera DE2 Chƣơng tìm hiểu ngơn ngữ lập trình phần cứng VHDL Chƣơng phần nội dung đề tài Chƣơng thực hóa mơ hình OFDM đơn giản board mạch DE2 Chƣơng trình bày kết thực hiện, kiểm tra đánh giá kết hệ thống board Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang ii Chƣơng phần tổng kết nội dung thực vấn đề cần tiếp tục nghiên cứu phát triển Em xin chân thành cảm ơn TS Trần Thanh Phƣơng tận tình hƣớng dẫn em hồn thành đồ án tốt nghiệp này, nhƣ thầy cô mơn Tuy nhiên kiến thức chun mơn cịn hạn chế, tài liệu tham khảo có giới hạn nên cịn xảy nhiều sai sót Em mong thầy bạn góp ý bổ sung để đồ án tốt nghiệp em đƣợc hoàn thiện TP Hồ Chí Minh, ngày 25 tháng năm 2015 Lê Quang Huy Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang iii CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC TƠN ĐỨC THẮNG Em xin cam đoan cơng trình nghiên cứu riêng em hướng dẫn khoa học TS Trần Thanh Phương Các nội dung nghiên cứu, kết đề tài trung thực chưa cơng bố hình thức trước Những số liệu bảng biểu phục vụ cho việc phân tích, nhận xét, đánh giá tác giả thu thập từ nguồn khác có ghi rõ phần tài liệu tham khảo Ngoài ra, luận văn sử dụng số nhận xét, đánh số liệu tác giả khác, quan tổ chức khác có trích dẫn thích nguồn gốc Nếu phát có gian lận em xin hoàn toàn chịu trách nhiệm nội dung luận văn Trường đại học Tôn Đức Thắng không liên quan đến vi phạm tác quyền, quyền em gây q trình thực (nếu có) TP Hồ Chí Minh, ngày 25 tháng năm 2015 Tác giả (ký tên ghi rõ họ tên) Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang iv MỤC LỤC LỜI NÓI ĐẦU .i DANH SÁCH HÌNH VẼ .vii DANH SÁCH CÁC BẢNG BIỂU x DANH SÁCH CÁC TỪ VIẾT TẮT xi CHƯƠNG I: NGUYÊN LÍ VÀ CẤU TRÚC CỦA HỆ THỐNG OFDM 1.1 GIỚI THIỆU 1.1.1 Lịch sử phát triển 1.1.2 Những đặc điểm OFDM 1.2 CÁC ỨNG DỤNG THỰC TẾ CỦA OFDM 1.2.1 Truyền hình số (DVB) truyền số (DAB) 1.2.2 Mạng cục không dây IEEE 802.11 a/g/n (WiFi) 1.2.3 Mạng máy tính diện rộng khơng dây IEEE 802.16 (WiMAX) 1.2.4 Truyền thông vô tuyến hệ thứ tư (4G) 1.3 NGUYÊN LÍ VÀ CẤU TRÚC CỦA HỆ THỐNG OFDM 1.3.1 Nguyên lí hệ thống OFDM 1.3.2 Tín hiệu OFDM điều chế 1.3.3 Thực hệ thống OFDM phép biến đổi IFFT/FFT 1.3.4 Khoảng bảo vệ (Guard Interval hay Cyclic Prefix) 1.4 ƢU ĐIỂM VÀ NHƢỢC ĐIỂM CỦA HỆ THỐNG OFDM 1.4.1 Ưu điểm 1.4.2 Nhược điểm 1.5 KÊNH TRUYỀN TRONG HỆ THỐNG OFDM 1.5.1 Tác động kênh truyền 1.5.2 Cân cho hệ thống OFDM .10 1.5.3 Phương pháp sử dụng pilot .11 CHƯƠNG 2: TÌM HIỂU VỀ BOARD MẠCH ALTERA DE2 12 2.1 TRỌN GÓI CỦA DE2 12 Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang v 2.1.1 Các thành phần cấu thành 12 2.1.2 Lắp rắp board DE2 12 2.2 BOARD DE2 13 2.2.1 Giao diện thành phần 13 2.2.2 Sơ đồ khối board DE2 15 2.3 MỘT SỐ ỨNG DỤNG CỦA BOARD DE2 19 CHƯƠNG 3: TÌM HIỂU NGƠN NGỮ LẬP TRÌNH VHDL 21 3.1 TỔNG QUAN VỀ NGÔN NGỮ VHDL 21 3.2 CÁC ĐẶC ĐIỂM CHÍNH CỦA NGƠN NGỮ VHDL 21 3.3 CÁC CẤU TRÚC CƠ BẢN CỦA NGÔN NGỮ VHDL .22 3.3.1 Khai báo thực thể (Entity) 23 3.3.2 Các kiểu kiến trúc (Architecture) 24 3.3.3 Các đóng gói (Packages) 25 3.3.4 Định cấu hình (Configurations) 26 3.3.5 Các thư viện thiết kế (Library) 26 3.3.6 Các kiểu liệu (Data Types) .27 3.3.7 Liên kết tín hiệu .27 3.3.8 Biên dịch VHDL 28 CHƯƠNG 4: THIẾT KẾ HỆ THỐNG OFDM 30 4.1 SƠ ĐỒ HỆ THỐNG 30 4.1.1 Module phát .31 4.1.2 Module thu .32 4.2 CÁC KHỐI CHỨC NĂNG 33 4.2.1 Bộ biến đổi S/P P/S 33 4.2.2 Bộ ánh xạ giải ánh xạ chòm 35 4.2.3 Tạo tín hiệu ofdm phép biến đổi IFFT/FFT 37 4.2.4 Chèn loại bỏ tiền tố tuần hoàn (CP) 45 4.2.5 Bộ cân (equalizer) 46 Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang vi 4.3 QUY TRÌNH THIẾT KẾ 47 4.3.1 Tóm tắt bước thiết kế thực ứng dụng với Quartus II 9.1 .47 4.3.2 Giao diện làm việc Altera Quartus 9.1 48 4.3.3 Khởi tạo project .48 4.3.4 Viết module đặc tả VHDL 50 4.3.5 Thiết lập tín hiệu INPUT, OUTPUT 51 4.3.6 Tổng hợp thiết kế .52 4.3.7 Nạp lên board 53 CHƯƠNG 5: KẾT QUẢ THỰC HIỆN .55 5.1 MODULE PHÁT CỦA OFDM TRÊN FPGA 55 5.1.1 Sơ đồ khối module test cho phần phát .55 5.1.2 Kết test module cho phần phát 56 5.1.3 Kết mô Model Sim cho phần phát 59 5.2 MODULE THU CỦA OFDM TRÊN FPGA 61 5.2.1 Sơ đồ khối module test cho phần phát thu 61 5.2.2 Kết test module cho phần phát phần thu .63 5.2.3 Kết mô Model Sim cho phần thu 65 CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 67 6.1 KẾT LUẬN 67 6.2 HƢỚNG PHÁT TRIỂN 67 TÀI LIỆU THAM KHẢO 68 Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang vii DANH SÁCH HÌNH VẼ Hình 1.1: Các sóng mang miền thời gian miền tần số Hình 1.2: Phổ miền tần số sóng mang trực giao với Hình 1.3: Sóng mang khơng chồng xung (a) sóng mang chồng xung (b) Hình 1.4: Nguyên lí tạo tín hiệu OFDM đơn giản Hình 1.5 Sơ đồ phía phát hệ thống OFDM Hình 1.6 Ngun lí tạo tín hiệu OFDM thuật tốn IFFT Hình 1.7: Tín hiệu với Cyclic prefix Hình 1.8: Sơ đồ phía thu hệ thống OFDM Hình 1.9: Ngun lí giải điều chế tín hiệu OFDM thuật tốn FFT Hình 1.10: Ảnh hƣởng mơi trƣờng lên truyền sóng 10 Hình 1.11: Các pilot miền thời gian tần số 11 Hình 2.1: Các thành phần DE2 12 Hình 2.2: Các chân board DE2 13 Hình 2.3: Board DE2 14 Hình 2.4: Sơ đồ khối board DE2 16 Hình 2.5: TV box 19 Hình 2.6: Chƣơng trình vẽ (paintbrush) 20 Hình 2.7: Máy hát Karaoke máy chơi nhạc từ card SD 20 Hình 3.1: Cấu trúc Library 27 Hình 3.2: Quy trình biên dịch 29 Hình 4.1: Sơ đồ hệ thống OFDM 30 Hình 4.2: Khối OFDM_Tx 31 Hình 4.3: Khối OFDM_Rx 32 Hình 4.4: Bộ chuyển đổi liệu 33 Hình 4.5: Bộ biến đồi S/P 34 Hình 4.6: Phép điều chế 16_QAM 35 Hình 4.7: Khối thực điều chế 16_QAM 37 Hình 4.8: Bƣớc thuật toán DIT 39 Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang viii Hình 4.9: Ba trạng thái để tính tốn có N = điểm DFT 40 Hình 4.10: Bộ butterfly thuật toán FFT (DIT) 40 Hình 4.11: Thuật toán FFT điểm DIT 41 Hình 4.12: Thuật toán điểm FFT (DIF)[ 42 Hình 4.13: Bộ butterfly thuật toán FFT (DIF) 43 Hình 4.14: Đảo bit liệu đầu vào với FFT điểm 43 Hình 4.15: Sơ đồ khối (a),(b) thực IFFT/FFT 16 điểm FPGA 44 Hình 4.16: (a)Bộ Add Cyclic Prefix (b) Remove Cyclic Prefix 45 Hình 4.17: Bộ Add Cyclic Prefix 46 Hình 4.18: Các bƣớc thiết kế thực ứng dụng với Quartus II 9.1 47 Hình 4.19: Các bƣớc thiết kế thực ứng dụng với Quartus II 9.1 48 Hình 4.20: Tạo project 49 Hình 4.21: Hộp thoại lựa chọn chip 49 Hình 4.22: Tạo file 50 Hình 4.23: Viết code đặc tả module 50 Hình 4.24: Lựa chọn top-level cho file 51 Hình 4.25: Bắt đầu phân tích tổng hợp mạch 51 Hình 4.26: Cửa sổ gán chân 52 Hình 4.27: Thông báo việc biên dịch thành công 53 Hình 4.28: Cửa sổ chạy chƣơng trình board 54 Hình 5.1: Sơ đồ thử nghiệm truyền OFDM 55 Hình 5.2: Chú thích thử nghiệm phần phát Kit DE2 56 Hình 5.3: Tổng quan lƣu lƣợng khối phát 58 Hình 5.4: Dữ liệu đầu khối S/P đầu vào khối 16_QAM 59 Hình 5.5: Dữ liệu đầu khối 16_QAM 60 Hình 5.6: Dữ liệu đầu vào phần thực khối IFFT 60 Hình 5.7: Dữ liệu đầu khối Add CP 61 Hình 5.8: Sơ đồ thử nghiệm thu phát OFDM 62 Hình 5.9: Chú thích thử nghiệm thu phát Kit DE2 63 Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang ix Hình 5.10: Tổng quan lƣu lƣợng toàn hệ thống 64 Hình 5.11: Dữ liệu đầu khối Remove CP 65 Hình 5.12: Dữ liệu đầu khối FFT 66 Hình 5.13: Dữ liệu đầu khối demo16_QAM 66 Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 54/68 Hình 4.28: Cửa sổ chạy chương trình board Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 55/68 CHƢƠNG 5: KẾT QUẢ THỰC HIỆN Trong chương này, tiến hành thử nghiệm hệ thống OFDM kit DE2 Altera (kit hỗ trợ nhiều công nghệ đầy đủ chức phần cứng phù hợp cho việc sử dụng làm thí nghiệm trường đại học, dự án thiết kế có qui mơ lớn, phát triển hệ thống số phức tạp), đưa liệu đầu vào hiển thị liệu đầu Led 5.1 MODULE PHÁT CỦA OFDM TRÊN FPGA 5.1.1 Sơ đồ khối module test cho phần phát Hình sơ đồ thử nghiệm truyền OFDM kit DE2 có khối : Input Data Buffer, truyền OFDM, Output Data buffer, 7-segment decoder LEDG hiển thị vị trí xuất liệu Hình 5.1: Sơ đồ thử nghiệm truyền OFDM  Input Data Buffer (IDB): lưu trữ giá trị đầu vào, lần Key nhấn xuất giá trị hiển thị khối 7-segment decoder vị trí hiển thị lên LEDG, ấn đủ 16 lần (đủ giá trị đầu vào cung cấp liệu cho truyền OFDM), đầu IDB đưa tín hiệu vào Serial to parallel  OFDM transmitter: phát OFDM  Output Data Buffer (ODB) : lưu trữ giá trị đầu phát OFDM, lần Key nhấn xuất giá trị phần thực ảo khối 7-segment decoder, vị trí lên LEDG, với 16 lần ấn nút tương đương với 16 giá trị đầu từ đến 15  7-segment decoder : giải mã LED-7 sau thị lên giá trị phần thực phần ảo phía khối phát lên kit DE2 Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 56/68 Hình 5.2 thích thử nghiệm khối phát kit DE2 Đầu vào hiển thị digit LED-7 , LED xanh giúp xác định vị trí hiển thị đầu vào Đầu hiển thị digit LED- thanh, LED đỏ giúp xác định vị trí đầu Key nhập giá trị Input , Key hiển thị giá trị output Hình 5.2: Chú thích thử nghiệm phần phát Kit DE2 5.1.2 Kết test module cho phần phát Đầu vào (FPGA) Số thực Đầu (FPGA) Số thực (Re) Tính Matlab Số ảo (Im) Số ảo (Im) Số thực (Re) X16 0.0625 1.375 0.0732 1.3839 X17 0.8125 -2.75 0.8076 -2.6908 -1.2061 2.7985 X0 1 X1 -1.1875 2.8125 Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 57/68 X2 0.75 2.75 0.7803 2.7374 X3 0.1875 0.1875 0.2104 0.2161 X4 -1.25 0.25 -1.25 X5 0.4375 -0.75 0.4555 - 0.7393 X6 0.375 -0.4375 0.4268 -0.3839 X7 -0.375 1.6875 -0.3076 1.6908 X8 -0.5 -0.5 X9 0.25 0.2918 1.03 X10 -0.3125 0.1875 -0.2803 0.2626 X11 11 0.25 -1.25 0.2896 -1.2161 X12 14 -0.25 0.75 -0.25 0.75 X13 15 1.4375 -1.125 1.4587 -1.089 X14 12 0.0625 1.375 0.0732 1.3839 X15 10 0.8125 -2.75 0.8076 -2.6908 Đầu vào (FPGA) Đầu (FPGA) 0.25 Tính Matlab Số thực (Re) Số ảo (Im) Số thực (Re) Số ảo (Im) X16 -1.4375 0.9874 -1.3839 X17 0.25 -1.6875 0.3057 -1.6265 Số thực X0 -1.4375 -1.5 X1 11 -1.75 -0.3125 -1.6810 -0.32 X2 0.6875 0.3125 0.7197 0.323 X3 -1.3125 0.75 -1.2475 0.7639 X4 -0.75 0.25 -0.75 0.25 Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 58/68 X5 14 0.9375 1.3125 0.9262 1.3379 X6 -1.5625 0.375 -1.4874 0.3839 X7 1.9375 1.0625 1.9621 1.0659 X8 1 X9 -1.1875 -0.25 -1.1726 -0.2407 X10 1.75 0.625 1.7803 0.6768 X11 12 -0.0625 0.75 -0.0202 0.7967 X12 11 -0.25 1.25 -0.25 1.25 X13 10 -3.0625 0.1875 -3.0727 0.2227 X14 -1.4375 0.9874 -1.3839 X15 15 0.25 -1.6875 0.3057 -1.6265 Bảng 5.1: Kết đầu vào đầu phía phát so sánh với matlab Để so sánh với matlab ta phải đổi số hexa hiển thị LED đoạn 12 bit tương ứng với LED bên Trong có bit cuối phần thập phân sau dấu phẩy bit đầu phần nguyên Hình 5.3 Tổng quan lưu lượng khối phát Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 59/68  Total logic elements: 6,123/ 33,216 (18%)  Total combinational functions: 5,413 / 33,216 (16%)  Dedicated logic registers: 1,527 / 33,216 (5%)  Total pins: 90 / 475 (19%) Các thông số cho biết:  Mạch vừa thiết kế cần 6,123 logic element board DE2 để thực (tổng cộng chịp FPGA có 33,216 logic elements)  Mạch vừa thiết kế cần 90 pin để thực ( tổng cộng chip FPGA có 475 pin) Như vậy, việc thiết kế hệ thống OFDM khối phát board DE2 chiếm phần nhớ (chỉ khoảng 20% cho thành phần vật lí số chân) Nên phù hợp cho việc thiết kế bổ sung thêm khối thu để hoàn thiện hệ thống OFDM Cùng với kết đầu FPGA ta so sánh với matlab sai số khơng nhiều chứng tỏ hệ thống hoạt động 5.1.3 Kết mô Model Sim cho phần phát a Dữ liệu từ khối Serial/Parallel sang khối 16_QAM Đầu vào khối S/P số nhị phân bit, tương ứng với addr từ 0000-1111 16 đường liệu tương ứng với [1000,1011, 0011,1111] đưa khối S/P đầu vào 16_QAM Hình 5.4: Dữ liệu đầu khối S/P đầu vào khối 16_QAM b Dữ liệu từ khối 16_QAM sang khối IFFT Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 60/68 Đầu vào khối 16_QAM số nhị phân bit, tương ứng với vị trí khác chịm 16_QAM giá trị nhị phân bit [-6,-2,2,6] gán cho đầu gồm số thực ảo khối 16_QAM Hình 5.5: Dữ liệu đầu khối 16_QAM c Dữ liệu từ IFFT sang khối Add CP Dữ liệu vào khối IFFT số nhị phân bit, tính tốn IFFT đầu 12 bit Trong đó, bit đầu phần nguyên, bit cuối phần thập phân Đầu làm tròn để giảm sai số giải điều chế đầu thu Hình 5.6: Dữ liệu đầu vào phần thực khối IFFT Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 61/68 c Dữ liệu từ khối Add CP sang khối P/S Đầu vào khối Add CP 16 đường liệu 12 bit, sau ta thực add CP cách copy hai đường liệu cuối đưa lên đầu 16 đường (ta thực lấy Cyclic Prefix =1/8 symbol ) Đầu có 18 đường liệu 12 bit Hình 5.7: Dữ liệu đầu khối Add CP 5.2 MODULE THU CỦA OFDM TRÊN FPGA 5.2.1 Sơ đồ khối module test cho phần thu Để test module thu ta thực test tồn hệ thống OFDM gồm phần phát phần thu Sau sơ đồ thử nghiệm truyền nhận OFDM kit DE2 có khối : Input Data Buffer, truyền OFDM, nhận OFDM, Output Data buffer, 7-segment decoder LEDG hiển thị vị trí xuất liệu Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 62/68 Hình 5.8: Sơ đồ thử nghiệm thu phát OFDM  Input Data Buffer (IDB): lưu trữ giá trị đầu vào, lần Key nhấn xuất giá trị hiển thị khối 7-segment decoder vị trí hiển thị lên LEDG, ấn đủ 16 lần (đủ giá trị đầu vào cung cấp liệu cho truyền nhận OFDM), đầu IDB đưa tín hiệu vào Serial to parallel  OFDM transmitter, receiver: thu nhận OFDM  Output Data Buffer (ODB) : lưu trữ giá trị đầu thu OFDM, lần Key nhấn xuất giá trị hiển thị khối 7-segment decoder, vị trí lên LEDG, với 16 lần ấn nút tương đương với 16 giá trị đầu từ đến 15  7-segment decoder : giải mã LED-7 sau thị lên giá trị lên kit DE2 Hình 5.9 thích thử nghiệm thu phát OFDM kit DE2 Đầu vào hiển thị digit LED-7 , LED xanh giúp xác định vị trí hiển thị đầu vào, LED-7 Key nhập giá trị Input , Key hiển thị giá trị output Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 63/68 Hình 5.9: Chú thích thử nghiệm thu phát Kit DE2 5.2.2 Kết test module cho phần phát phần thu Đầu vào Đầu Đầu vào Đầu X0 1 8 X1 4 11 11 X2 5 7 X3 7 4 X4 2 9 X5 4 14 14 X6 6 9 X7 5 7 Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 64/68 X8 9 6 X9 8 1 X10 3 3 X11 11 11 12 12 X12 14 14 11 11 X13 15 15 10 10 X14 12 12 3 X15 10 10 15 15 Bảng 5.2: Thử nghiệm OFDM với giá trị khác Hình 5.10: Tổng quan lưu lượng tồn hệ thống  Total logic elements: 13,066/ 33,216 (39%)  Total combinational functions: 12,442 / 33,216 (37%)  Dedicated logic registers: 2,075 / 33,216 (6%)  Total pins: 90 / 475 (19%) Các thông số cho biết: Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 65/68  Mạch vừa thiết kế cần 13,066 logic element board DE2 để thực (tổng cộng chịp FPGA có 33,216 logic elements)  Mạch vừa thiết kế cần 90 pin để thực ( tổng cộng chip FPGA có 475 pin) Như vậy, việc thiết kế hệ thống OFDM board DE2 cung chiếm phần nhớ (chỉ khoảng 20% cho phần chân phần vật lí khoảng 40%) Điều cho thấy khả ứng dụng linh kiện khả trình nghiên cứu thử nghiệm hệ thống truyền thơng dải gốc Có khả mở rộng thêm hệ thống cách thêm khối nhiễu AWGN, , mã hoá Turbo, kỹ thuật ước lượng kênh truyền hai chiều Song song với liệu đầu vào FPGA đầu hồn tồn tương ứng với nên ta kết luận hệ thống hoạt động tốt 5.2.3 Kết mô Model Sim cho phần thu a Dữ liệu từ khối Remove CP sang khối FFT Dữ liệu qua khối Remove CP xóa khoảng CP Tức đầu vào 18 đường liệu xóa hai đường khoảng CP đầu 16 đường Hình 5.11: Dữ liệu đầu khối Remove CP Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 66/68 b Dữ liệu từ khối FFT sang khối demo 16_QAM Đầu vào khối FFT 16 đường liệu 12 bit Sau qua FFT giải điều chế tín hiệu đầu 16 đường bit lúc liệu vào IFFT Hình 5.12: Dữ liệu đầu khối FFT b Dữ liệu từ khối FFT sang khối demo 16_QAM Dữ liệu đầu vào khối demo so sánh với giá trị cố định giản đồ giải ánh xạ cho giá trị bit nhị phân tương ứng Hình 5.13: Dữ liệu đầu khối demo16_QAM Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 67/68 CHƢƠNG 6: KẾT LUẬN VÀ HƢỚNG PHÁT TRIỂN 6.1 KẾT LUẬN Hệ thống OFDM hoàn chỉnh đề tài gồm khối ánh xạ- giải ánh xạ chòm phương pháp 16_QAM, khối điều chế - giải điều chế tín hiệu OFDM phép biến đổi IFFT/FFT, khối thêm - bỏ cyclic prefix Đề tài có nhiều đóng góp việc chuyển sở lý thuyết thành thiết kế phần cứng cho hệ thống OFDM hoàn chỉnh phần cứng Khi thiết kết phần cứng, ngồi u cầu thuật tốn cịn yêu cầu điều khiển quản lý liệu tầng có độ phức tạp cao Việc thiết kế phần cứng nhằm mở khả nghiên cứu hệ thống truyền dẫn số tiên tiến phần cứng 6.2 HƢỚNG PHÁT TRIỂN Đề tài sở để thực nghiên cứu cải tiến hệ thống thực tế sử dụng kỹ thuật OFDM 801.11g, 802.11n (WiFi), 802.16 (WiMAX) Đồng thời, đề tài mở khả nghiên cứu phát triển hệ thống truyền thông tiên tiến dải gốc (baseband) Các thuật tốn phức tạp gặp nhiều khó khăn thiết kế phần cứng Tuy nhiên, lĩnh vực cần tiếp tục nghiên cứu để hoàn chỉnh hệ thống như: thêm nhiễu đường truyền AWGN, phương pháp giảm tỉ số lượng đỉnh trung bình (PAPR), thiết kế thử nghiệm thêm phương pháp mã hoá sửa sai khác như: Reed Solomon, mã hoá Turbo, kết hợp với đan xen (Interleaving), kỹ thuật ước lượng kênh truyền hai chiều Hệ thống sử dụng kỹ thuật OFDM dự đốn cơng nghệ tương lai đảm bảo truyền liệu tốc độ cao sử dụng hiệu băng tần Vì vậy, việc nghiên cứu, phát triển, kết hợp kỹ thuật OFDM với kỹ thuật khác hứa hẹn nhiều tiềm kết hợp OFDM với MIMO, kết hợp OFDM với CDMA tạo nên hệ thống MC CDMA Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 68/68 TÀI LIỆU THAM KHẢO Tiếng Việt: [1] PGS Nguyễn Văn Đức, PGS Vũ Văn Yêm, PGS Đào Ngọc Chiến, TS Nguyễn Quốc Khương, Nguyễn Trung Kiên, Bộ sách Kỹ thuật thông tin số Tập 4,Nhà xuất Khoa học kỹ thuật, 2006 Tiếng Anh: [2] Young-Chai Ko, Overview of OFDM System, KEEE483 Communication Systems and Lab 2009.1.29 [3] Altera, DE2 Development and Education Board (2007) [4] Volnei A Pedroni, Circuit design with VHDL (2007) [5] Cooley, J and Tukey, An Algorithm for the Machine Calculation of Complex Fourier Series, Math Comput, Vol 19, No 90, Apr.1965, pp.297-301 [6] Tao Jiang, Lingyang Song, Yan Zhang, Orthogonal Frequency Division Multiple Access Fundamentals and Applications [7] Uwe Meyer-Baese, Digital Signal Processing with FPGAs 3rd Edition [8] Richard G Lyons, The Fast Fourier Transform, Understanding Digital Signal Processing, Avanda L Peter, Prentice Hall PTR, 2001, pp 129-157 Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ... SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 31/68 4.1.1 Module phát Thực hệ thống OFDM FPGA SVTH: Lê Quang Huy ĐỒ ÁN TỐT NGHIỆP Trang 32/68 4.1.2 Module thu Thực hệ thống OFDM FPGA SVTH: Lê Quang. .. tốt nghiệp em đƣợc hồn thiện TP Hồ Chí Minh, ngày 25 tháng năm 2015 Lê Quang Huy Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang iii CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC TƠN ĐỨC... ngày 25 tháng năm 2015 Tác giả (ký tên ghi rõ họ tên) Hiện thực hóa kĩ thuật OFDM FPGA SVTH: Lê Quang Huy Trang iv MỤC LỤC LỜI NÓI ĐẦU .i DANH SÁCH HÌNH VẼ .vii DANH SÁCH