Đang tải... (xem toàn văn)
Phần 2 của giáo trình Điện tử tương tự - điện tử số tiếp tục cung cấp cho học viên những nội dung về: bộ khuếch đại thuật toán và ứng dụng; các linh kiện điện tử 4 lớp; giới thiệu điện tử số; các hàm logic;... Mời các bạn cùng tham khảo!
Chương BỘ KHUẾCH ĐẠI THUẬT TOÁN VÀ ỨNG DỤNG 4.1 Giới thiệu Như nói chương trên, ngày IC analog sử dụng rộng rãi kỹ thuật điện tử Khi sử dụng chúng cần đấu thêm điện trở, tụ điện, điện cảm tùy theo loại chức chúng Sơ đồ đấu trị số linh kiện cho sổ tay IC analog Các IC analog chế tạo chủ yếu dạng khuếch đại thuật toán - mạch khuếch đại lý tưởng - thực nhiều chức máy điện tử cách gọn - nhẹ - hiệu suất cao Ở chương ta xét khuếch đại thuật toán số ứng dụng chúng Danh từ: “khuếch đại thuật tốn” (operational amplifier) thuộc khuếch đại dịng chiều có hệ số khuếch đại lớn, có hai đầu vào vi sai đầu chung Tên gọi có quan hệ tới việc ứng dụng chúng chủ yếu để thực phép tính cộng, trừ, tích phân v.v Hiện khuếch đại thuật tốn đóng vai trị quan trọng ứng dụng rộng rãi kĩ thuật khuếch đại, tạo tín hiệu hình sin xung, ổn áp lọc tích cực v.v… 4.1.1 Cấu tạo + EC1 R4 R1 R8 R2 T7 T5 Uvk T6 R9 T1 T2 T9 + - R5 Uvd Uvd - Uvk + T8 R10 T4 - R11 R6 T3 - Ur R3 R7 R12 - EC2 Hình 4-1 Kí hiệu khuếch đại thuật tốn sơ đồ điện tử Hình 4-2 Sơ đồ nguyên lý mạch khuếch đại thuật tốn ba tầng Kí hiệu quy ước khuếch đại thuật toán (OA) cho hình 4-1 với đầu vào Uvk (hay Uv+) gọi đầu vào không đảo đầu thứ hai Uvđ (hay Uv-) gọi đầu vào đảo Khi có tín hiệu vào đầu khơng đảo gia số tín hiệu dấu (cùng pha) với gia số tín hiệu vào Nếu tín hiệu đưa vào đầu đảo gia số tín hiệu ngược dấu (ngược pha) so với gia số tín hiệu vào Đầu vào đảo thường thực hồi tiếp âm bên cho OA Cấu tạo sở OA tầng vi sai dùng làm tầng vào tầng khuếch đại Tầng OA thường tầng lặp emitơ (CC) đảm bảo khả tải yêu cầu sơ đồ Vì hệ số khuếch đại tầng emitơ gần 1, nên hệ số khuếch đại đạt nhờ tầng vào tầng khuếch đại bổ sung mắc tầng vi sai tầng CC Tùy thuộc vào hệ số khuếch đại OA mà định số lượng tầng Trong 87 OA hai tầng (thế hệ mới) gồm tầng vi sai vào hai tầng bổ sung Ngồi OA cịn có tầng phụ, tầng dịch mức điện áp chiều, tầng tạo nguồn ổn dòng, mạch hồi tiếp 4.1.2 Nguyên lý làm việc Sơ đồ nguyên lý OA ba tầng vẽ hình 4-2, cung cấp từ hai nguồn Ecl Ec2 khơng nhau có điểm chung Tầng khuếch đại vào dùng T1 T2 tầng hai dùng T5 T6 mắc theo sơ đồ vi sai Tầng thứ ba gồm T7 T8 Đầu ghép vào với đầu vào T9 mắc theo tầng CC Điều khiển T7 theo mạch bazơ tín hiệu tầng hai, điều khiển T8 theo mạch emitơ điện áp điện trở R12 dịng emitơ T9 chảy qua T8 tham gia vào vòng hồi tiếp dương đảm bảo hệ số khuếch đại cao cho tầng ba Tác dụng đồng thời T T8 làm tăng làm giảm (tùy thuộc vào tín hiệu vào T6) điện áp tầng vào CC Tăng điện áp bazơ T9 giảm điện trở chiều T7 giảm điện trở T8 ngược lại Tranzitor T3 đóng vai trị nguồn ổn dòng Tranzitor T4 mắc thành điốt để tạo điện áp chuẩn, ổn định nhiệt cho T3 Khi điện áp vào OA Uvk = Uvđ = điện áp đầu OA Ur = Dưới tác dụng tín hiệu vào (h.4-2) có dạng nửa sóng “+”, điện áp collectơ T6 tăng, làm dòng IB IE T7 tăng Điều dẫn đến làm tăng dòng IB IE T9 Điện áp R12 tăng làm giảm dòng IB IC T8 Kết đầu OA có điện áp cực dương Ur > Nếu tín hiệu vào ứng với nửa sóng “-” đầu OA có điện áp cực tính âm Ur < 4.2 Đặc tính thơng số khuếch đại thuật toán Ur Ku + Ec Ku Ku đầu vào không đảo đầu vào đảo a) Urmax Uv - 20 dB/decac Urmax f fc f1 f f0 180 b) 300 360 420 500 - Ec Hình 4-3 Đặc tuyến truyền đạt khuếch đại thuật tốn f* f Hình 4-4 Đặc tuyến biên độ đặc tuyến pha Đặc tuyến quan trọng OA đặc tuyến truyền đạt điện áp (h 4-4), gồm hai đường cong tương ứng với đầu vào đảo không đảo Mỗi đường cong gồm đoạn nằm ngang đoạn dốc Đoạn nằm ngang tương ứng với chế độ tranzitor tầng (tầng CC) thơng bão hịa cắt dịng Trên đoạn thay đổi điện áp tín hiệu đặt vào, điện áp khuếch đại không đổi xác định giá trị U+r max U-r max gọi giá trị điện áp cực đại (điện áp bão hòa) gần EC nguồn cung cấp (trong IC thuật toán mức điện áp bão hòa thượng 88 thấp giá trị nguồn EC từ đến 3V giá trị) Đoạn dốc biểu thị phụ thuộc tỉ lệ điện áp với điện áp vào với góc nghiêng xác định hệ số khuếch đại OA (khi khơng có hồi tiếp ngoài) K = Un/ Uv Trị số K, tùy thuộc vào loại OA, từ vài trăm đến hàng trăm nghìn lần lơn Giá trị K lớn cho phép thực hồi tiếp âm sâu nhằm cải thiện nhiều tính chất quan trọng OA Đường cong lí tưởng (h 4-4) qua gốc tọa độ Trạng thái Ur = Uv = gọi trạng thái cân OA Tuy nhiên OA thực tế thường khó đạt cân hồn tồn, nghĩa Uv = Ur lớn nhỏ khơng Ngun nhân cân tản mạn tham số linh kiện khuếch đại vi sai (đặc biệt tranzitor) Sự phụ thuộc vào nhiệt độ tham số OA gây nên độ trôi thiên áp đầu vào điện áp đầu theo nhiệt độ Vì để cân ban đầu cho OA người ta đưa vào đầu vào điện áp phụ thích hợp điện trở để điều chỉnh dòng thiên áp mạch vào Điện trở tham số quan trọng OA OA phải có điện trở nhỏ (hàng chục hàng trăm Ω) để đảm bảo điện áp lớn điện trở tải nhỏ, điều đạt mạch lặp emitơ đầu OA Tham số tần số OA xác định theo đặc tuyến biên độ tần số (h 4-4) bị giảm miền tần số cao, tần số cắt fc với độ dốc (-20dB) khoảng mười (1 đề các) trục tần số Nguyên nhân phụ thuộc tham số tranzito điện dung kí sinh sơ đồ OA vào tần số Tần số f1 ứng với hế số khuếch đại OA gọi tần số khuếch đại đơn vị Tần số biên fc ứng với hệ số khuếch đại OA bị giảm lần, gọi dải thơng khơng có mạch hồi tiếp âm, fc thường thấp cỡ vài chục Hz Khi dùng OA khuếch đại tín hiệu thường sử dụng hồi tiếp âm đầu vào đảo Vì có dịch pha tín hiệu so với tín hiệu vào tần số cao nên đặc tuyến pha tần số OA theo đầu vào đảo cịn có thêm góc lệch pha phụ trở nên lớn 1800 Ở tần số cao f* , tổng góc lệch pha 3600 xuất hồi tiếp dương theo đầu vào đảo tần số làm mạch ổn định Để khắc phục tượng người ta mắc thêm mạch hiệu chỉnh pha RC để chuyển tần số f *ra khỏi dải thông khuếch đại Tham số mạch RC vị trí chúng sơ đồ IC để khử tự kích người sản xuất dẫn Dưới ta khảo sát số mạch ứng dụng OA chế độ làm việc miền tuyến tính đặc tuyến truyền đạt có sử dụng hồi tiếp âm để điều khiển tham số mạch 4.3 Các mạch ứng dụng 4.3.1 Mạch khuếch đại đảo Bộ khuếch đại đảo cho hình 4-5, có thực hồi tiếp âm song song điện áp qua Rht Đầu vào không đảo được nối với điểm chung sơ đồ (nối đất) Tín hiệu vào qua R1 đặt vào đầu đảo OA Nếu coi OA lí tưởng điện trở vào vơ lớn Rv , dịng vào OA vơ bé I0 = nút N có phương trình nút dịng điện: Iv Iht 89 Rht Iht Iv R1 I U0 UV U - r + Hình 4-5 Sơ đồ khuếch đại đảo Từ ta có: (4.1) , điện áp đầu vào U0 = Ur/K , (4.1) có dạng: Uv/R1 = - Ur/Rht (4.2) Do hệ số khuếch đại điện áp Kđ khuếch đại đảo có hồi tiếp âm song song xác định tham số phần tử thụ động sơ đồ: Kđ = Ur/Uv = - Rht/R1 (4.3) Nếu chọn Rht = R1, Kđ = -1, sơ đồ (h 4-5) có tính chất tầng đảo lặp lại điện áp (đảo tín hiệu) Nếu R1= từ phương trình Iv Iht ta có Iv = - Ura/ Rht hay Ura = - Iv.Rht tức điện áp tỉ lệ với dịng điện vào (bộ biến đổi dịng thành áp) Vì U0 nên Rv = R1, K Rv = 4.3.2 Mạch khuếch đại không đảo Bộ khuếch đại không đảo (h 4-6) gồm mạch hồi tiếp âm điện áp đặt vào đầu đảo, cịn tín hiệu đặt tới đầu vào khơng đảo OA Vì điện áp đầu vào OA (U0 = 0) nên quan hệ Uv Ur xác định bởi: Khi K U v = Ur Hệ số khuếch đại khơng đảo có dạng: Kk = = = 1+ (4.4) Rht U - r + + U = U r UV U UV R1 b) a) Hình 4-6 a) Sơ đồ khuếch đại không đảo 90 b) Sơ đồ lặp điện áp v Lưu ý đến vị trí nối vào nối tức thay Ura Uvào ngược lại sơ đồ (4-6a), ta có suy giảm điện áp: Ura = R1 (4.5) Khi Rht = R1 = ta có sơ đồ lặp lại điện áp (h 4-6b) với K = Điện trở vào khuếch đại không đảo điện trở vào OA theo đầu vào đảo lớn, điện trở Rr 4.3.3 Mạch đệm Hình 4-7 Sơ đồ mạch đệm Đây trường hợp đặc biệt mạch khuếch đại không đảo với: Rf = R1= Áp dụng công thức: AV = 4.3.4 Mạch cộng 4.3.4.1 Mạch cộng đảo Sơ đồ hình 4-8 có dạng khuếch đại đảo với nhánh song song đầu vào số lượng tín hiệu cần cộng Coi điện trở nhau: Rht = R1 =R2 = … = Rn < Rv Khi Iv = Iht = I1 + I2 + … + In Hay: n U r (U U U n ) U i (4.6) i 1 Công thức (4.6) phản ánh tham gia giống số hạng tổng Tổng quát: Khi R1 Rn có: Ur = - ( ) 91 (4.7) Un I1 I2 In R1 R2 Rn U0 Rht Iht - U1 + Ur U2 Un U2 U1 Hình 4-8 Sơ đồ cộng đảo R I1 R I2 In Rht U - + Ur R R1 Hình 4-9 Sơ đồ cộng không đảo 4.3.4.2 Mạch cộng không đảo Sơ đồ nguyên lý mạch cộng không đảo vẽ hình 4-9 Khi U0 = 0, điện áp hai đầu vào Uv+ = Uv- = Ur Khi dịng vào đầu khơng đảo khơng ( Rv = ), ta có: hay Từ đó: Ur R1 Rht R Rht (U1 U U n ) nR1 nR1 n U i 1 i (4.8) Chọn tham số sơ đồ thích hợp có thừa số vế phải công thức (4.7) (R1 + Rht) / (nR1) = 4.3.5 Mạch trừ Khi cần trừ hai điện áp, người ta thực theo sơ đồ hình 4-10 Khi điện áp đầu tính theo: Ur = K U1 + K U2 (4.9) Có thể tìm K1 K2 theo phương pháp sau: Cho U2 = mạch làm việc khuếch đại đảo, tức là: Ura = U1 Vậy K1 = - Khi U1 = mạch mạch khuếch đại khơng đảo có phân áp Khi đó: U2 Urb = 92 U Ra/a Ra V Ua Ub U + Rb/b r Rb b) Hình 4-10 Sơ đồ mạch trừ Hệ số khuếch đại mạch là: Vậy: Ur = Ura + Urb = Nếu điện trở hai lối vào nhau, tức là: K2 = , K1 = Vậy: Ura = (U2 – U1) Tổng quan, sơ đồ trừ vạn dùng để đồng thời lấy tổng lấy hiệu cửa số điện áp vào thực mạch hình 4-11 Để rút hệ thức cần thiết, ta sử dụng quy tắc nút cửa vào A khuếch đại: n U1 U a U a U 0 Ra a /i ) (R i 1 Rút ra: n n iU i U a i 1 U a i 1 i 1 U U U U, U, U, Ra/ n n Ra/2 1 Ra/1 , Ra/1 , Ra/2 Ra/n , Ua A + B Ub Ra Ur Rb n Hình 4-11 Sơ đồ lấy hiệu số lớn tín hiệu Tương tự cửa vào B khuếch đại: Nếu Ua = Ub thỏa mãn thêm điều kiện: 93 Thì sau trừ hai biểu thức ta có: 4.4 Các mạch ứng dụng tạo hàm 4.4.1 Mạch tích phân Sơ đồ tích phân mơ tả hình 4-12 Với phương pháp tính trên, từ điều kiện cân dòng nút A, iR = iC ta có: (4.10) Ở đây: Uro điện áp tụ C t = (là số tích phân xác định từ điều kiện ban đầu) Thường t = , Uv = Ur = nên ta có (4.11) Ở đây: = RC gọi số tích phân mạch ic ir UV R A U U - r + Hình 4-12 Sơ đồ tích phân Khi tín hiệu vào thay đổi nấc, tốc độ thay đổi điện áp bằng: nghĩa đầu tích phân có điện áp tăng (hay giảm) tuyến tính theo thời gian Đối với tín hiệu hình sin, tích phân lọc tần thấp, quay pha tín hiệu hình sin 900 hệ số khuếch đại tỉ lệ nghịch với tần số 4.4.2 Mạch vi phân Bộ vi phân cho hình 4-13 Bằng tính tốn tương tự phần có điện áp tỉ lệ với tốc độ thay đổi điện áp vào: Ur = - RC (4.12) Ở = RC gọi số vi phân mạch 94 R UV U - C r + Hình 4-13 Sơ đồ vi phân Khi tín hiệu vào hình sin, vi phân làm việc lọc tần cao, hệ số khuếch đại tỉ lệ thuận với tần số tín hiệu vào làm quay pha Uvào góc 900 Thường vi phân làm việc ổn định tần số cao zc = làm hệ số hồi tiếp âm giảm nên sử dụng cần lưu ý đặc điểm bổ c sung điện trở làm nhụt R1 4.4.3 Một số mạch tạo hàm phi tuyến khuếch đại thuật toán Để tạo mạch tạo hàm phi tuyến phải dùng phần tử phi tuyến vòng hồi tiếp KĐTT Các phần tử phi tuyến thường sử dụng điốt tranzistor 4.4.3.1 Mạch khuếch đại loga Mạch khuếch đại loga cho điện áp tỷ lệ với loga điện áp vào Mạch thực hình 4-14 Phần tử phi tuyến dùng điốt hình 4-14a tranzistor hình 4-14b Xét mạch hình 4-14a Dịng điốt có quan hệ: UD UT ID = I e (4.13) Id UD - dòng qua điốt điện áp đặt lên điốt; I0 dòng ban đầu ứng với điện áp ngược cho phép; UT điện áp nhiệt cỡ 26mV D ID U V R N P U + U r R N V P b) U + r b) H×nh 4-14 Khuếch đại loga UD Uv Uv Thay ID IR = vào (4.47) có = I0 e U R R Vì cực P đấu đất nên Ur Uv Ur - UD hay: = I0 e U R IE T 95 T Uv (4.14) RI Trong biểu thức tiện chọn RI0 = Trong mạch hình 4-14b dịng điện qua tranzistor có quan hệ với điện áp: Ur = - UT.ln U BE UT IE = IEbh( e ) IE bh - dịng IE chế độ bão hồ U BE U BE U U U Với e T >> IE IEbh e T ; IR = v nên R Uv Ur - UBE = - UT ln (4.15) R.I Ebh Mạch điện hình 4-14 làm việc với điện áp vào dương Khi điện áp vào âm mạch hồi tiếp bị ngắt nên khơng có khuếch đại lơga Có thể đổi tranzistor n-p-n thành p-n-p để đổi dấu điện áp 4.4.3.2 Mạch khuếch đại đối loga (nâng lên hàm mũ) Mạch hình 4-15 mạch khuếch đại đối loga Dễ dàng nhận thấy mạch hình (4-15a) thì: e UR = - RI0 UV UT (4.16) R U ID D N P V R U + r U ID V U - N P + a) r b) H×nh 4.15 Các mạch khuếch đại đối loga Ur = lnUv a) ln b) exp Ur = eUV Hình 4-16 Các mạch khuếch đại đối loga mch hình (4-14b): UV UT Ur - RIbh e (4.17) Ký hiệu mạch KĐ loga đối loga tương ứng hình 4-15a 4-15b 4.4.3.3 Mạch nhân tương tự mạch luỹ thừa Mạch nhân định nghĩa mạch có tín hiệu đầu Z tỷ lệ với tích tín hiệu đầu vào X Y, tức Z = k.X.Y với k - hệ số tỷ lệ hay hệ số truyền của mạch nhân Bộ nhân lý tưởng có trở kháng vào ZVX ZVY = , trở kháng ZR = hệ số truyền đạt k số Mạch nhân tương tự có ký hiệu hình 496 Bảng 7-26 Bảng chân lý Từ bảng chân lý ta có bảng karnaugh: Bảng 7-27 Bảng karnaugh hàm S Như ta rút gọn hàm S = BC BC Ví dụ 4: Rút gọn hàm f ( A, B, C, D, E) (0,2,8,10,13,15,16,18,24,25,26,29,31) Với (7,9,14,30) không xác định - Vẽ bảng karnaugh cho biến BCDE, ứng với A ứng với A - Bảng ứng với A dùng cho số từ đến 15 - Bảng ứng với A dùng cho số từ 16 đến 31 - Nhóm số có vị trí hai bảng, kết đơn giản biến A - Nhóm số bảng hết, kết xác định cách làm thông thường, nhớ A A nhóm Bảng 7-28 Bảng karnaugh cho biến BCDE Nhóm (1) cho: C E ; (2) cho: BCE; (3) cho: B DE Vậy f ( A, B, C , D, E ) C E BCE B DE 176 7.6 Thiết kế logic tổ hợp 7.6.1 Ý nghĩa ký hiệu logic Mạch logic (mạch số) nhận liệu cửa vào xuất liệu cửa Dữ liệu tín hiệu nhị phân gồm hai mức: mức cao (logic 1) mức thấp (logic 0) Để thuận lợi cho việc thiết kế mạch logic Khi vịng trịn nhỏ đường vào hay đường ký hiệu mạch logic, đường gọi kích hoạt (tích cực) mức cao (active-HIGH) Cịn có vòng tròn nhỏ đường vào hay đường ra, đường gọi kích hoạt mức thấp (active-LOW) Sự có mặt hay vắng mặt vịng trịn định trạng thái kích hoạt mức cao/kích hoạt mức thấp đầu hay đầu vào, dùng để giải thích hoạt động mạch Sau minh họa cổng NAND (hình 7-15) Hình 7-15 Ý nghĩa hai ký hiệu cổng NAND Trên ký hiệu hình 7-15(a) có vịng trịn đầu ra, khơng có vịng trịn đầu vào Vì đầu tích cực mức thấp đầu vào kích hoạt mức cao Trên ký hiệu hình 7-15(b) có đầu kích hoạt mức cao đầu vào kích hoạt mức thấp Vì phải tìm hiểu ý nghĩa ký hiệu logic? Lý sử dụng ký hiệu thay để biểu vẽ phân tích logic theo dạng tác động kích hoạt cách thay ký hiệu logic sau: Để có ký hiệu thay cho cổng logic, ta lấy ký hiệu chuẩn thay đổi ký hiệu đại số (OR thành AND, AND thành OR ), đổi vòng tròn hai đầu vào lẫn đầu Để giải thích hoạt động cổng logic, ta cần ý trạng thái logic nào, hay 1, trạng thái kích hoạt đầu vào đầu Ví dụ: Cho cửa mạch hình 7-16a, vẽ lại mạch để mơ tả cửa tác động mức thấp Giải: Vì cửa tác động mức thấp nên thêm vòng tròn phủ định Do đổi OR thành AND với vịng trịn phủ định cửa vào Theo quy luật ta thêm vòng tròn phủ định cho cửa cổng OR NAND cịn cổng NOT khơng có vịng tròn phủ định Tiếp theo chuyển đổi cổng OR NAND để đảm bảo logic (hình 7-16b) 177 Hình 7-16 Ví dụ 7.6.2 Sự chuyển đổi loại cổng logic Các cổng logic chuyển đổi qua lại lẫn từ cổng thành cổng khác Để thuận tiện cho việc thiết kế mạch logic nên phải chuyển đổi cổng với nhau, chủ yếu chuyển đổi AND thành OR ngược lại, chuyển đổi AND – OR thành NAND – NAND Đa số toán thiết kế logic yêu cầu sử dụng cổng NAND(việc chế tạo cổng NAND đơn giản cổng khác) Để thuận lợi cho việc chuyển đổi cần phải nắm vững định lý đại số Boole đặc biệt định lý De Morgan Sau số chuyển đổi cổng với nhau: Hình 7-17 Sự chuyển đổi số cổng logic 178 7.6.3 Thiết kế mạch logic Khi làm toán thiết kế logic tổ hợp ta cần thực bước sau đây: - Bước 1: Dựa vào yêu cầu toán đặt ra, đặt biến cho cửa vào hàm cửa tương ứng - Bước 2: Thiết lập bảng thật cho cửa cửa vào theo yêu cầu toán - Bước 3: Từ bảng thật viết biểu thức mô tả liên hệ logic cửa cửa vào Có hai cách viết biểu thức logic cho cửa ra, cho trường hợp logic 1, cho trường hợp logic (hai trường hợp tương đương nhau) Cách viết biểu thức thường dạng tổng-các-tích tích-các-tổng - Bước 4: Áp dụng định lý đại số boole để rút gọn biểu thức logic cửa Sau chuyển sang dạng logic khác để thuận lợi cho việc thực mạch logic - Bước 5: Từ biểu thức logic rút gọn ta chuyển sang mạch logic tương ứng Ví dụ : Một ngơi nhà có cơng tắc, người chủ nhà muốn bóng đèn sáng công tắc hở, công tắc đóng cịn cơng tắc thứ hở Hãy thiết kế mạch logic thực cho: a Số cổng lớn b Chỉ dựng cổng NAND cửa vào Giải: Bước 1: Gọi cơng tắc A, B, C Bóng đèn Y Trạng thái cơng tắc đóng logic 1, hở Trạng thái đèn sáng logic tắt Bước 2: Từ yêu cầu tốn ta có bảng thật: Bảng 7-29 Bảng thật Bước 3: Từ bảng thật, ta viết biểu thức cửa theo trường hợp logic cửa logic xuất nhất, biểu thức tính tốn đơn giản nhiều Biểu thức logic cửa 179 Nếu không rút gọn biểu thức logic ta thực mạch logic số cổng logic sử dụng nhiều hình Bước 4: Rút gọn biểu thức logic: Đến ta thấy biểu thức logic gọn số cổng logic sử dụng Bước 5: Mạch logic tương ứng biểu thức: Hình 7-18 Sơ đồ mạch logic b Biến đổi mạch logic sử dụng loại cổng NAND cửa vào Xuất phát từ biểu thức ban đầu, ta sử dụng định lý De Morgan để biến đổi Lấy đảo Y ta được: Không khai triển cổng NAND Biểu thức cịn dạng tổng nên ta đảo lần nữa, ta được: Đến ta thấy thừa số ngoặc chưa NAND với C nên ta cần đảo hai lần để kết tất cổng NAND cửa vào: Từ biểu thức ta có sơ đồ mạch logic hình 2-19 180 Hình 7-19 Mạch logic dùng cổng NAND cửa vào Câu hỏi ôn tập tập chương Câu 1: Sơ đồ, ký hiệu, Bảng chân lý Cổng AND sử dụng điốt tranzitor? Câu 2: Sơ đồ, ký hiệu, Bảng chân lý Cổng OR sử dụng điốt tranzitor? Câu 3: Sơ đồ nguyên lý, ký hiệu, Bảng chân lý Cổng NOT sử dụng tranzitor? Câu 4: Sơ đồ nguyên lý, ký hiệu, Bảng chân lý Cổng NAND sử dụng tranzitor? Câu 5: Sơ đồ nguyên lý, ký hiệu, Bảng chân lý Cổng NOR sử dụng tranzitor? Câu 6: Ký hiệu, Bảng chân lý Cổng EX-OR? Câu 7: Ký hiệu, Bảng chân lý Cổng EX-NOR? Câu 8: Đại số boole hay đại số logic? Câu 9: Các tính chất tập hợp biến logic? Câu 10: Các phương pháp biểu diễn hàm logic: Bảng chân lý? Câu 11: Các phương pháp biểu diễn hàm logic: Biểu diễn bảng Karnaugh? Câu 12: Các phương pháp biểu diễn hàm logic: Sơ đồ logic? Câu 13: Áp dụng định lý Boole để rút gọn biểu thức logic? Câu 14: Nguyên tắc, vẽ bảng karnaugh, Chuyển hàm logic vào bảng karnaugh? Câu 15: Qui tắc gom, qui tắc rút gọn? Câu 16: Thiết kế mạch logic tổ hợp? Bài tập Bài Tính đảo hàm sau: a f1 ( A B)( A B) b f ( A B C )( B C D)( A C D) c f A(C D) ( A C)( B C D) d f ( AB C )( BC D) ABC CD e f ABC ABC A( BC BC) Bài Chứng minh đại số biểu thức sau: a AB AB AB AB b AB AC ( A C )( A B) c AC BC AC BC d ( A B)( A C )( B C ) ( A B)( A C ) e ( A C )( B C ) ( A C )( B C ) Bài Viết dạng tổng chuẩn hàm xác định a f(A,B,C) = số nhị phân (ABC) số chẵn b f(A,B,C) = biến số = 181 c f(A,B,C) = số nhị phân (ABC) > d f(A,B,C) = số biến số số chẵn e f(A,B,C) = có biến số = Bài Viết dạng tích chuẩn hàm Bài Viết dạng số hàm Bài Viết dạng số hàm Bài Rút gọn hàm phương pháp đại số (A = MSB) a f1 ABC ABC ABCD b f ( A BC ) A( B C )( AD C ) c f ( A B C)( A B C)( A B C)( A B C) d f AB AC BC e f ( A C)( B C)( A B) Bài Dùng bảng karnaugh rút gọn hàm sau: (A = MSB) a f ( A, B, C) (1,3,4) b f ( A, B, C) (1,3,7) c f ( A, B, C) (0,3,4,6,7) d f ( A, B, C) (5,7,13,15) e f ( A, B, C ) ABC ABC ABC ABC f f ( A, B, C, D) (0,1,5,9,10,15) Bài Xác định Y biết Y (A B.C).D Bài 10 Chứng minh số đẳng thức sau: A A.B A B A.B A.C BC A.B A.C A.B A.C (A C)( A B) Bài 11 Đơn giản biểu thức sử dụng định lý toán logic Y1 ACD ACD ABC CD Y2 B(AC AC) AC AC Y3 ACD ABC D(A B) ACD Bài 12 Tối thiểu hàm logic dạng chuẩn tắc tuyển, chuẩn tẵc hội Y1(ABC ) 0,2,3,4,6,7 Y 2(ABC ) 1,2,3,6,7 Bài 13 Tối thiểu hoá dùng bảng Karnaugh Y(ABCD) 1,2,3,4,5,6,7,12,13 Bài 14 Chứng minh rằng: a) Nếu A = B.C B.C B A.C A.C C A.B AB b) Nếu A.B C.D A.B C.( A D) = A.B B.D B.D A.C.D Bài 15 Hãy sử dụng mạch NAND cửa vào để thực sơ đồ hàm a) Z1 A.B A.B b) Z A.B A.B 182 TÀI LIỆU THAM KHẢO [1]; Lê Thị Hồng Thắm; Giáo trình Kỹ thuật điện tử; Trường Đại học Công nghiệp Tp.HCM [2]; Đặng Văn Đào, Lê Văn Doanh; Cơ sở kỹ thuật điện; NXB Khoa học Kỹ thuật, Hà Nội; 2001 [3]; Lê Văn Bảng; Lý thuyết mạch điện; NXB Giáo dục; 2005 [4]; Phương Xuân Nhàn, Hồ Anh Tuý; Lý thuyết mạch - tập 1, 2, 3; NXB Khoa học Kỹ thuật; 1993 [5]; Đỗ Huy Giác; Lý thuyết mạch tín hiệu; NXB Khoa học Kỹ thuật; 2003 [6]; Phạm Minh Hà; Kỹ thuật mạch điện tử; NXB KHKT 2002 [7]; Nguyễn Xuân Thụ; Kỹ thuật điện tử; NXB GD 1997 [8]; Paul Horowít,Winfield Hill; The art electronics; Cmbrige - London Newyork; 1980 - 1983 [9]; Nguyễn Xuân Quỳnh; Điện tử công nghiệp; NXB ĐH GD; 1988 [10]; Đỗ Xuân Thụ; Dụng cụ bán dẫn vi điện tử; NXB ĐH GD; 2002 [11]; Ghausi; Electronics circuits; 1992 [12]; Nguyễn Thuý Vân, Kỹ Thuật Số, Nhà xuất khoa học kỹ thuật, năm 2008 [13]; Nguyễn Thuý Vân, Thiết Kế Logic Mạch Số, Nhà xuất khoa học kỹ thuật, năm 1999 [15] Đào Văn Tân, Kỹ Thuật Số Trong Đo Lường Và Điều Khiển, Nhà xuất Giao Thông Vận Tải, năm 1999 [16] Huỳnh Đắc Thắng, Kỹ Thuật Số Thực Hành, Nhà Xuất Bản Khoa Học Và Kỹ Thuật, năm 2001 183 MỤC LỤC LỜI NÓI ĐẦU PHẦN I: ĐIỆN TỬ TƯƠNG TỰ .2 Chương VẬT LIỆU BÁN DẪN 1.1 Cấu trúc lượng nguyên tử 1.2 Vật liệu bán dẫn 1.3 Các tượng vật lý chất bán dẫn .4 1.3.1 Hiện tượng ion hóa nguyên tử .4 1.3.2 Hiện tượng tái hợp hạt dẫn .4 1.3.3 Chuyển động trôi (gia tốc) hạt dẫn điện trường 1.3.4 Chuyển động khuếch tán hạt dẫn 1.3.5 Các đặc tính chất bán dẫn .5 1.3.5.1 Điện trở suất .5 1.3.5.2 Ảnh hưởng nhiệt độ 1.3.5.3 Ảnh hưởng ánh sáng 1.3.5.4 Ảnh hướng độ tinh khiết 1.4 Bán dẫn loại P bán dẫn loại N 1.4.1 Bán dẫn loại n 1.4.2 Bán dẫn loại p 1.4.3 Chất bán dẫn hỗn hợp 1.5 Chuyển tiếp P - N 1.6 Phân cực cho chuyển tiếp P-N 10 1.6.1 Phân cực mặt tiếp xúc bán dẫn điện trường 10 1.6.2 Mặt ghép n-p phân cực thuận 11 1.6.3 Mặt ghép n-p phân cực ngược 11 Câu hỏi ôn tập chương 12 Chương ĐIỐT BÁN DẪN 13 2.1 Điốt chỉnh lưu .13 2.1.1 Cấu tạo nguyên tắc hoạt động .13 2.1.1.1 Cấu tạo .13 2.1.1.2 Nguyên tắc hoạt động .13 184 2.1.1.3 Đặc tính von - ampe (V/A) điốt .14 2.1.2 Các tham số điốt 15 2.1.2.1 Sơ đồ thay điốt 16 2.1.3 Các mạch ứng dụng điốt chỉnh lưu 17 2.1.3.1 Chỉnh lưu nửa chu kỳ pha .17 2.1.3.2 Chỉnh lưu hai nửa chu kỳ chỉnh lưu cầu pha 17 2.1.3.3 Chỉnh lưu bội áp pha .20 2.1.3.4 Các mạch hạn chế biên độ 20 2.1.3.5 Chỉnh lưu hình tia ba pha 22 2.1.3.6 Chỉnh lưu cầu ba pha 23 2.2 Điốt zener .24 2.2.1 Cấu tạo, ký hiệu nguyên tắc hoạt động 24 2.2.2 Các tham số .25 2.2.3 Các ứng dụng .26 2.3 Điốt biến dung (Điốt Varicap) .28 2.3.1 Cấu tạo, ký hiệu nguyên tắc hoạt động 28 2.3.2 Các tham số .28 2.3.3 Các ứng dụng .28 Câu hỏi ôn tập tập chương .29 Chương BIPOLAR JUNCTION TRANZITOR 31 3.1 Cấu tạo ký hiệu quy ước 31 3.2 Nguyên lý làm việc tranzitor 33 3.2.1 Cách mắc tham số chế độ tín hiệu nhỏ 34 3.2.2 Đặc tuyến tĩnh tranzitor 35 3.3 Ba sơ đồ kết nối tranzitor 36 3.3.1 Mạch chung emitơ (EC) .36 3.3.2 Mạch chung bazơ (BC) .38 3.3.3 Mạch chung colectơ (CC) 40 3.4 Phân cực ổn định nhiệt điểm công tác tranzitor 41 3.4.1 Mạch phân cực nguồn cố định 41 3.4.2 Mạch phân cực phân áp 45 3.5 Mạch khuếch đại tín hiệu nhỏ dung tranzitor .53 185 3.5.1 Giới thiệu 53 3.5.2 Các chế độ làm việc Tranzitor mạch khuếch đại .53 3.5.2.1 Chọn điểm công tác Tranzistor 55 3.5.2.2 Ổn định điểm công tác tranzistor .56 3.5.2.3 Các cách cấp nguồn cho tranzistor 57 3.5.3 Các tham số xoay chiều đặc tính khuếch đại 59 3.5.3.1 Hệ số khuếch đại 59 3.5.3.2 Đặc tuyến biên độ tần số đặc tính pha tần số .60 3.5.3.3 Đặc tính biên độ .61 3.5.3.4 Hiệu suất η mạch khuếch đại 62 3.5.3.5 Trở kháng (tổng trở) vào, trở kháng mạch khuếch đại 62 3.5.4 Tầng khuếch đại mắc EC chung 62 3.5.5 Tầng khuếch đại mắc BC chung 67 3.5.6 Tầng khuếch đại mắc CC chung 68 3.6 Tranzitor ghép liên tầng 69 3.6.1 Giới thiệu 69 3.6.2 Mạch khuếch đại ghép RC 69 3.7 Khuếch đại công suất 71 3.7.1 Tầng khuếch đại công suất đơn 72 3.7.2 Khuếch đại công suất đẩy kéo 74 3.7.2.1 Khuếch đại cơng suất đẩy kéo có biến áp .74 3.7.2.2 Khuếch đại công suất đẩy kéo không biến áp 76 3.8 Một số cách mắc tranzitor đặc biệt khuếch đại 78 3.8.1 Mắc Darlington 78 3.8.2 Mạch Kackot .79 3.9 Khuếch đại dải rộng khuếch đại xung 79 3.9.1 Phân tích méo dạng xung 79 3.9.2 Sửa méo khuếch đại điện trở 81 Câu hỏi ôn tập tập chương .83 Chương BỘ KHUẾCH ĐẠI THUẬT TOÁN VÀ ỨNG DỤNG 87 4.1 Giới thiệu 87 4.1.1 Cấu tạo .87 186 4.1.2 Nguyên lý làm việc 88 4.2 Đặc tính thơng số khuếch đại thuật toán 88 4.3 Các mạch ứng dụng 89 4.3.1 Mạch khuếch đại đảo 89 4.3.2 Mạch khuếch đại không đảo 90 4.3.3 Mạch đệm 91 4.3.4 Mạch cộng 91 4.3.4.1 Mạch cộng đảo .91 4.3.4.2 Mạch cộng không đảo 92 4.3.5 Mạch trừ 92 4.4 Các mạch ứng dụng tạo hàm 94 4.4.1 Mạch tích phân 94 4.4.2 Mạch vi phân .94 4.4.3 Một số mạch tạo hàm phi tuyến khuếch đại thuật toán 95 4.4.3.1 Mạch khuếch đại loga .95 4.4.3.2 Mạch khuếch đại đối loga (nâng lên hàm mũ) 96 4.4.3.3 Mạch nhân tương tự mạch luỹ thừa 96 4.4.3.4 Mạch chia mạch khai 97 4.4.3.5 Mạch so sánh tương tự 99 4.4.3.6 Mạch biến đổi trở kháng .102 4.4.4 Khuếch đại vi sai .104 4.4.4.1 Sơ đồ nguyên lý khuếch đại vi sai 104 4.4.4.2 Đặc tính truyền đạt khuếch đại vi sai .106 4.4.4.3 Phân tích phổ tín hiệu khuếch đại vi sai 107 4.4.4.4 Nguồn dòng khuếch đại vi sai .107 4.4.4.5 Tính khuếch đại khuếch đại vi sai 108 4.4.5 Mạch lọc tích cực 109 4.4.5.1 Thực mạch lọc thông thấp 110 4.4.5.2 Mạch lọc thông cao bậc hai 112 4.4.5.3 Mạch chọn lọc tần số mạch lọc thông dải 113 Câu hỏi ôn tập tập chương 115 Chương CÁC LINH KIỆN ĐIỆN TỬ LỚP 118 187 5.1 Tranzitor trường 118 5.1.1 Cấu tạo kí hiệu quy ước 118 5.1.2 Nguyên lý làm việc 119 5.1.3 Các tham số 121 5.1.4 Tranzistor trường có cực cửa cách li (MOSFET) .121 5.1.4.1 Cấu tạo kí hiệu quy ước 121 5.1.4.2 Nguyên lý hoạt động đặc tuyến von - Ampe 122 5.1.5 Một số ứng dụng Mosfet 125 5.2 Thyristor .126 5.2.1 Cấu tạo, ký hiệu quy ước 126 5.2.2 Nguyên lý làm việc 127 5.2.3 Các tham số 128 5.2.4 Đặc tuyến V – A 129 5.2.5 Một số ứng dụng Thyristor 129 5.2.5.1 Thyristor hoạt động điện xoay chiều 129 5.2.5.2 Mạch đèn khẩn cấp điện 130 5.2.5.3 Mạch chỉnh lưu khống chế kiểu pha xung 131 5.2.5.4 Bộ biến đổi xoay chiều - xoay chiều pha 131 5.2.5.5 Bộ biến đổi xoay chiều - xoay chiều pha 133 Câu hỏi ôn tập tập chương 134 PHẦN II: ĐIỆN TỬ SỐ 135 Chương GIỚI THIỆU VỀ ĐIỆN TỬ SỐ 135 6.1 Mở đầu hệ thống điện tử 135 6.2 Phân biệt hệ thống số hệ thống tương tự .135 6.3 Công nghệ số 136 6.4 Các hệ số mã số .137 6.4.1 Hệ thống số nhị phân .138 6.4.2 Liên hệ hệ thống số nhị phân hệ thống số khác 139 6.4.2.1 Hệ đếm thập phân 139 6.4.2.2 Hệ đếm số .140 6.4.2.3 Chuyển số thập phân thành số nhị phân .140 6.4.2.4 Chuyển số nhị phân thành số thập phân .142 188 6.4.2.5 Chuyển đổi hệ số hệ nhị phân 142 6.4.3 Các phép toán số học số nhị phân .143 6.4.4 Hệ thống số thập lục phân .144 6.4.4.1 Hệ đếm số 16 (Hexadecimal) 144 6.4.4.2 Liên hệ hệ số 16 (Hexa), hệ thập phân nhị phân 145 6.4.4.3 Cộng số hex (thập lục phân) 146 6.4.5 Mã BCD, mã thập phân khác, mã chữ-số ASCII 147 6.4.5.1 Mã BCD (Binary Code Decimal) 147 6.4.5.2 Chuyển đổi thập phân sang BCD ngược lại 147 6.4.5.3 So sánh BCD số nhị phân 148 6.4.5.4 Cộng BCD 149 6.4.6 Các mã thập phân khác 150 6.4.6.1 Mã nhị phân 150 6.4.6.2 Mã vạch (mã 5) 151 6.4.7 Mã ASCII (American Nationa Standard Code for Information Interchange) 151 Câu hỏi ôn tập tập chương 153 Chương CÁC HÀM LOGIC .154 7.1 Giới thiệu 154 7.2 Các cổng logic 155 7.2.1 Phân loại cổng logic 155 7.2.2 Cổng AND .155 7.2.2.1 Cổng AND sử dụng điốt .155 7.2.2.2 Cổng AND sử dụng transistor 156 7.2.3 Cổng OR 156 7.2.3.1 Cổng OR sử dụng điốt 156 7.2.3.2 Cổng OR sử dụng transistor 157 7.2.4 Cổng NOT (bộ đảo) 157 7.2.5 Cổng NAND 157 7.2.6 Cổng NOR .158 7.2.7 Cổng EX-OR 159 7.2.8 Cổng EX-NOR 160 7.2.9 Các tính chất định lý rút từ cổng NAND cổng NOR 160 189 7.3 Đại số Boole (Đại số logic) 161 7.3.1 Khái niệm đại số Boolean (đại số logic) 161 7.3.2 Các tính chất quan trọng tập hợp biến logic .162 7.3.3 Các phương pháp biểu diễn hàm logic 162 7.3.3.1 Bảng chân lý 163 7.3.3.2 Biểu thức hàm số 164 7.3.3.3 Biểu diễn bảng Karnaugh 166 7.3.3.4 Sơ đồ logic 169 7.4 Áp dụng định lý Boole để rút gọn biểu thức logic .170 7.5 Bản đồ Karnaugh 171 7.5.1 Nguyên tắc .171 7.5.2 Vẽ bảng karnaugh 171 7.5.3 Chuyển hàm logic vào bảng karnaugh 172 7.5.4 Qui tắc gom nhóm 174 7.5.5 Qui tắc rút gọn 174 7.5.6 Một số ví dụ: 175 7.6 Thiết kế logic tổ hợp 177 7.6.1 Ý nghĩa ký hiệu logic 177 7.6.2 Sự chuyển đổi loại cổng logic 178 7.6.3 Thiết kế mạch logic 179 Câu hỏi ôn tập tập chương 181 TÀI LIỆU THAM KHẢO 183 MỤC LỤC 184 190 ... R R (4.55) R2 R3 R ; b1 g2C1C2 R1R2 ; a1 g C1 ( R2 R3 R1 R Cho C1, C2 Kdo tính được: Từ K R2 R1 a1C2 a12C 22 4C1C2b1 (1 K ) 4πf g C1C2 R2 b1 ; R3 2 K 4π fg C1C R... thống điện tử, thiết bị điện tử Hình 6-1 Linh kiện, mạch thiết bị điện tử Các linh kiện điện, điện tử (component) Các mạch điện tử (circuit) Các thiết bị, hệ thống điện tử (equipment, system) 6 .2. .. Tiristor chia thành cấu trúc p1n1 p2 , n1 p2 n2 hình 5-1 4: A P1 2U2 T1 N1 G P2 N1 1U1 P2 + - UGK N2 a) + - UAK T2 b) K Hình 5-1 4 a) Cấu trúc thyristor b) Sơ đồ tương đương thyristor Nhưng theo