1. Trang chủ
  2. » Luận Văn - Báo Cáo

BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH docx

23 2,5K 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 23
Dung lượng 447 KB

Nội dung

Trong khối EU của bộ Vi xử lý có chứa 4 thanh ghi đa năng 16 bit, mỗi thanh ghi có thể chứa bất kì các loại dữ liệu, tuy nhiên một số công việc, các thanh ghi này lại có chức năng đặc bi

Trang 1

MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH

Giáo viên hướng dẫn:

Trang 2

GIỚI THIỆU

Ngày nay, nhu cầu học tập và nghiên cứu ứng dụng công nghệ Vi xử ký ngàycàng tăng trưởng mạnh mẽ, các công trình nghiên cứu và ứng dụng công nghệ vi xử lýngày càng phong phú và đa dạng đặc biệt là từ khi có sự có mặt của họ vi xử lý 8086của Intel

Bộ vi xử lý 8086, được giới thiệu năm 1978, là bộ vi xử lý 16 bit đầu tiên củaIntel, mở đầu cho họ vi xử lý x86, nó có thể quản lý đươc 1MB bộ nhớ, với tốc đô xử lýlên tới 2,5 triệu lệnh trên một giây Chính vì vậy, bộ vi xử lý 8086 đã thu hút được cácnhà lập trình viên cũng như các nhà phát triển phần cứng ngày càng lơn, với những sảnphẩm hết sức cần thiết cho đời sống thực tiễn

Từ những sự cần thiết đó, để giúp cho mọi người hiểu thêm về vai trò và ứngdụng của nó, nhóm em xin trình bày một số ví dụ cụ thể với việc sử dụng bộ vi xử lý

8086 Trong quá trình trình bày, không tránh những sai sót, mong các thầy cô giáo bỏqua và đóng góp với chúng em những ý kiến, nhận xét thiết thực để chúng em hoànthiện bản thân hơn, cũng như hoàn thành tốt các bài bào cáo tiếp theo Chúng em xincảm ơn

.Chúng em xin chân thành cảm ơn!

Trang 3

Nhận xét và đóng góp ý kiến của giáo viên:

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

Trang 4

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

Chúng em xin chân thành cảm ơn!

Trang 5

PHỤ LỤC:

BỘ CÔNG THƯƠNG 1

GIỚI THIỆU 2

I NỘI DUNG 6

II MỤC ĐÍCH VÀ YÊU CẦU 6

III CƠ SỞ LÝ THUYẾT 6

1 Cấu tạo của bộ vi xử lý 8086 6

1.1 Các thanh ghi của 8086 7

1.2 Sơ đồ chân của 8086 8

1.3 Các hàm ngắt 21h của 8086 9

1.4 Tập lệnh của 8086 9

2 IC 8255A 12

2.1 Sơ đồ chân và chức năng của mỗi chân 12

2.2 Ghép nối với vi xử lý 13

2.3 chế độ hoạt động 13

3 Cấu tạo IC giải mã địa chỉ 14

4 Cấu tạo và hoạt động của LED 7 đoạn 15

IV PHẦN LẬP TRÌNH HỢP NGỮ 16

1 Sơ đồ thuật toán 16

2 Code chương trình 17

V PHẦN GHÉP NỐI BỘ NHỚ 18

1 Giải mã địa chỉ 18

2 Cơ chế chọn địa chỉ 19

VI GHÉP NỐI 8086 VỚI 8255 20

1 Ghép nối phần cứng 20

2 Sơ đồ thuật toán 21

3 Code chương trình 21

VII KẾT LUẬN 23

Trang 6

FFFFFH (Địa chỉ đầu cuối RAM)

3 Ghép 1 Led 7 đoạn Anodes chung (7SEG) với cổng PA, một nút bấm (Button) với cổng PC Viết chương trình điều khiển để bấm Button thì Led sáng nhấp nháy số 8, bình thường LED sáng số 0

- Câu 1: lâp trình bằng ngôn ngữ ASM – hợp ngữ, ngắn gọn, dễ hiểu hiển thị các thông báo khi chạy chương trình.

- Câu 2: đây là phần thiết kế bộ nhớ, vẽ bằng phần mềm Proteus

- Câu 3: phần lập trình viết bằng hợp ngữ, mạch được mô phỏng bằng phần mêm Protues, mạch trình bày gòn gàng, hoạt động đúng yêu cầu đề bài.

1. Cấu tạo của bộ vi xử lý 8086

Bộ vi xử lý 8086 là bộ vi xử lý 16 bit đầu tiên của Intel, bên trong bao gồm 8086 gồm 29000 transistor, được sản xuất bằng công nghệ NMOS hoặc CMOS với 3 phiên bản: 8086 hoạt động ở tần số 4,77MHZ.; 8086-8 hoạt động ở tần số 8MHZ và 8086-10hoạt động ở tần số 10MHZ

Bên trong bộ Vi xử lý 8086 cố các thanh ghi 16 bit và 8 bít, sau đây chúng ta sẽ tìm hiểu về cấu trúc và chức năng của từng thanh ghi

Trang 7

1.1 Các thanh ghi của 8086

Các thanh ghi đa năng

Trong khối EU của bộ Vi xử lý có chứa 4 thanh ghi đa năng 16 bit, mỗi thanh ghi có thể chứa bất kì các loại dữ liệu, tuy nhiên một số công việc, các thanh ghi này lại

có chức năng đặc biệt của riêng nó mà các thanh ghi khác không thực hiện được

- Thanh ghi AX: đây là thanh ghi chứa, kết quả của các thao tác thường được chứa ở

đây Nếu kết quả là 8 bit thì thanh ghi AL sẽ được sử dụng

- Thanh ghi BX: đây là thanh ghi cơ sở, thương được chứa địa chỉ cơ sở của một bảng

khi sử dụng lệnh XLAT

- Thanh ghi CX: đây là thanh ghi đếm, nó thường được chứa số lần lặp lại trong

trường hợp dùng lênh LÔP, còn CL thì thường được chứa số lần quay hay dịch bít của các thanh ghi

- Thanh ghi DX: đây là thanh ghi dữ liệu, nó thường được sử dụng cùng với thanh

ghi AX để thực hiện các phép nhân hay chia của các số 16 bit DX còn được sử dụng để chứa địa chỉ các cổng trong các lệnh vào/ra dữ liệu trực tiếp

Các thanh ghi đoạn.

Để quản lý các đoạn nhớ trên, bộ vi xử lý 8086 có 4 đoạn ghi đoạn xác định địa chỉbắt đầu của 4 đoạn nhớ 64 KB:

- Thanh ghi đoạn mã CS (Code Segment),.

- Thanh ghi đoạn dữ liệu DS (Data Segment).

- Thanh ghi đoạn dữ liệu phụ ES (Extra Segment).

- Thanh ghi đoạn ngăn xếp SS (Stack Segment)

Thanh ghi con trỏ và chỉ số.

Bộ vi xử lý 8086 có 3 đoạn ghi con trỏ (IP, BP, SP) và 2 đoạn ghi chỉ số (SI, DI) Cácđoạn ghi này ngầm định được sử dụng làm các đoạn ghi lệch cho các đoạn tương ứng

IP (Instruction Pointer), BP (Base Pointer ), SP (Stack Ponter), SI (Source Index): DI(Destinaton Index)

Bảng tóm tắt sự kết hợp ngầm định giữa đoạn ghi đoạn và đoạn ghi lệch:

Đoạn ghi đoạn Đoạn ghi lệch Địa chỉ

CS IP Địa chỉ lệnh sắp thực hiện

DS BX, DI, SI Địa chỉ trong đoạn dữ liệu

SS SP hoặc BP Địa chỉ trong đoạn ngăn xếp

ES DI Địa chỉ chuỗi đích

Thanh ghi cờ F (Flag registor)

Trang 8

Bên trong bộ vi xử lý 8086 có một đoạn ghi đặc biệt gọi là đoạn ghi cờ hay đoạn ghi trạng thái Mỗi bit của đoạn ghi này được dùng để phản ánh một trạng thái nhất định củakết quả phép toán do ALU thực hiện hoặc một trạng thái hoạt động của CPU Đoạn ghi

cờ có 16 bit nhưng chỉ dùng hết 9 bit làm bit cờ

Các bit cờ chia thành hai loại:

* Các cờ trạng thái: có 6 cờ trạng thái là C, P, A, Z, S và O Các cờ trạng thái này

được

thiết lập bằng 1 hoặc xóa bằng 0 sau hầu hết các lệnh toán học và logic

− C (Carry): cờ nhớ; P (Parity): cờ chẵn lẻ; A (Auxiliary): cờ nhớ phụ; Z (Zero): cờ rỗng, S (Sign): cờ dấu; O (Overflow): cờ tràn,

* Các cờ điều khiển: có 3 cờ T, I, D Các cờ này được thiết lập bằng 1 hoặc xóa

bằng 0 thông qua các lệnh để điều khiển chế độ làm việc của bộ vi xử lý

− T (Trap): cờ bẫy, I (Interrupt): cờ ngắt; D (Direction): cờ hướng,

1.2 Sơ đồ chân của 8086

Vi xử lý 8086 được thiết kế để hoạt động

một trong hai chế độ, tùy thuộc vào mức

điện áp đặt ở chân số 33 (chân MN/MX):

- Chế độ tối thiểu (chế độ MIN) đươc thiết

lập nếu điện áp ở chân số 33 ở mức 5V là

chế độ tong hệ thống chỉ có 8086 và các vi

mạch nhớ , các vi mạch ghép nối vào ra

- Chế độ tối đa (chế độ MAX) được

thiết lập nếu điện áp ở chân số 33 ở mức

0V, là chế độ áp dụng cho hệ thống đa xử

lý, đồng xử lý (8086 và bộ đồng xử lý toán học 8087)

Vi xử lý 8086 có 20 đường địa chỉ từ A0 đến A19 tong đó 16 đường dây địa chỉ thấp

từ A0 đến A15 được ghép kênh dữ liệu từ D0 đến D15 trên các chân

từ AD0 đến AD15 ; còn 4 đường dây địa chỉ cao nhất từ A16 đến A19 được

ghép kênh với tín hiệu trạng thái từ S3 đến S6 trên các chân A16/S3 đến A19/S6

Trang 9

1.3 Các hàm ngắt 21h của 8086

- Hàm 1: là hàm chờ đọc vào 1 ký tự từ thiết bị vào ra chuẩn(bàn phím) Kết quả được

lưu vào trong AL

- Hàm 2 : là hàm hiển thị nội dung thanh ghi DL lên màn hình hoặc thi hành các chức

năng điều khiển

- Lệnh MOV: chuyển dữ liệu từ toán hạng nguồn vào toán hạng đích

- Lệnh OUT: xuất dữ liệu từ đoạn chứa ra cổng

- Lệnh XLAT: XLAT nhan_nguồn

- Lệnh ADD, SUB: ADD dich,nguon; cong nguon vao dich

SUB dich,nguon ; tru dich cho nguon

- Lệnh ADC: cờ nhớ được cộng vào toán hạng đích và nguồn

ADC dich,nguon

Trang 10

- Lệnh DIV: thực hiện phép chia không dấu, toán hạng nguồn có thể là một ô nhớ hay

đoạn ghi Nếu toán hạng nguồn là 8 bit thì thương số nằm trong AL, số dư nằm trong AH; nếu toán hạng nguồn là 16 bit, thì thương số nằm trong AX còn số dư nằm trongDX

- Lệnh NEG (NEGate): toán hạng đích bị trừ đi từ số toàn chữ số 1 (0FFH với kiểu

byte và 0FFFFH với kiểu từ)

NEG dich;

- Lệnh SBB (SuBtract with Borrow): Trừ có nhớ Trừ toán hạng đích cho toán hạng

nguồn và nếu CF=1 thì trừ kết quả nhận được cho 1

- Lệnh MUL(Multiply): thực hiện phép nhân không dấu Nhân nội dung của đoạn AL

với toán hạng nguồn Nếu nguồn kiểu byte thì tích chứa trong AX, nếu nguồn là kiểu

từ thi tích chứa trong DX:AX

MUL nguon;

- Lệnh JNZ: nếu KQ của lệnh trước đó khác 0 thi thực hiện lệnh nhảy đến nhãn_đích,

ngược lại thì thực hiện lệnh kế tiếp sau đó

JNZ nhan_dich;

- Lệnh JA, JG: nhảy nếu lớn hơn

- Lệnh JB, JL : nhảy nếu nhỏ hơn.

- Lệnh JNA, JNG: nhảy nếu không lớn hơn.

- Lệnh JE: nhảy nếu bằng.

- Lệnh JC : nhảy nếu cờ CF=1.

- Lệnh nhảy không điều kiện (JuMP) : nhảy đến nhãn_nguồn khi gặp lệnh này.

JMP nhan_nguon ;

- Lệnh CMP (CoMPare) : so sánh 2 toán hạng bằng cách trừ 2 toán hạng cho nhau mà

không lưu lại két quả

- Lệnh lặp : lặp lại nhãn_nguồn khi gặp lệnh này.

LOOP nhan_nguon ;

- Các lệnh AND, OR, XOR và TEST

Trang 11

OR dich,nguon ;OR đích với nguồn, kết quả lưu ở đích

SHL/SAL dich,CL ; dich sang trai nhieu bit

SHR dich,1 ; dich sang phai 1 bit

SHR dich,CLL ; dich sang phai nhieu bit

- Lệnh quay: ROL/ROR dich,1 ; quay đích sang trái/phải 1 bit

ROL/ROR dich,CL ; quay đích sang trái/phải n bit, với CL=nRCL/RCR dich,1 ; quay đích sang trái/phải 1 bit

RCL/RCR dich,CL ; quay đích sang trái/phải n bit, với CL=n

- Lệnh HLT (HaLT): đưa bộ vi xử lý vào trạng thai dừng để chờ ngắt ngoài Dạng

lệnh: HLT

- Lệnh LOCK: khóa bus trong môi trường có nhiều bộ vi xử lý.

- Lệnh NOP: không thực hiện một thao tác nào.

- Lệnh STI: IF được thiết lập 1.

- Lệnh WAIT: Bộ vi xử lý ở trạng thái chờ cho đến khi ngắt ngoài

- Lệnh PUSH: cất dữ liệu vào ngăn xếp, giảm SP đi 2.

- Lệnh POPF: chuyển nội dung của 2 byte từ đinh ngăn xếp vào đoạn ghi cờ, sau đó

tăng con trỏ ngăn xếp lên 2

POPF;

Chú ý: quá trình cất dữ liệu và lấy ra từ ngăn xếp thực hiện theo nguyên tắc:

“last in - first out”

- Lệnh CALL: gọi thủ tục.

CALL nhan;

- Lệnh RET: trả lại điều khiển khi thủ tục được thực hiện xong.

RET;

Trang 12

2. IC 8255A

2.1 Sơ đồ chân và chức năng của mỗi chân

- Các chân 14, 15, 16, 17, 13, 12, 11, 10: tương ứng theo thứ tự từ PC0 đến PC7 Đây là cổng giao tiếp dữ liệu 8 bít PC, khi cần thiết, nó có thể tách thành 2 phần PC cao từ bít PC7 đến PC4 và PC thấp từ bít PC0 đến PC3.đặc biệt, hai phần này có thể

hoạt động độc lập với nhau nếu cần tùy thuộc vào thanh ghi điều khiển được cài đặt màcác cổng này có thể vào/ ra dữ liệu

- Các chân 4, 3, 2, 1, 40, 39, 38, 37: tương ứng với cổng PA từ PA0 đến PA7 Đây là

cổng giao tiếp dữ liệu 8 bit vào/ ra PA tùy theo thanh ghi điều khiển được cài đặt mà cổng này có thể xuất dữ liệu ra hoặc nhận dữ liệu vào Cổng này khác với cổng PC, nó không thể tách làm 2 độc lập với nhau được

- Các chân từ 18 đến 25: tương ứng với cổng PB từ PB0 đến PB7 Tương tự như

cổng PA, cổng PB cũng có thể đưa dữ lieu 8 bít ra hoặc vào bằng cách thiết lập giá trị của thanh ghi điều khiển

- Các chân từ 27 đến 34 : tương ứng theo thứ tự từ D7 đến D0 - Bus dữ liêu(2 chiều).

Bus dữ liệu 2 chiều này được nối tới các tín hiệu tương ứng của Vi xử lý để trao đổi dữ liệu vào/ra do chip 8086 xử lý

- Chân 35: là chân Reset - khởi tạo trạng thái ban đầu của IC 8255 Nếu đặt mức này

lên mức 1 thì IC bị RESET lại từ đầu để mạch có thể chạy được, chúng ta phải đặt chânnày về mức 0V – GND

- Chân 6: chân /CS - Tín hiệu chọn vi mạch Đây là tín hiệu tích cực ở mức thấp 0v,

vì vây chúng ta phải đặt chân này ở mức thấp để chọn IC 8255 hoạt động nhơ vậy, chânnày được sử dụng để kết hợp với mạch giải mã địa chỉ để Vi xử lý điều khiển nó hoạt động đúng yêu cầu

- Chân 5: chân /RD (Read)- là chân tín hiệu cho phép đọc.

- Chân 36: chân /WR(Write) – là chân tín hiệu cho phép ghi.

- Chân 9 và 8: tương ứng với chân tín hiệu địa chỉ A0 – A1, 2 chân này được nối với

2 bít được tách ra từ bộ tách địa chỉ của 8086, 2 chân này dùng để giải mã cho các cổngcủa 8255 với quy luật sau:

+ A1A0 là 00: mã hóa cho cổng PA

Trang 13

+ A1A0 là 01: mã hóa cho cổng PB

+ A1A0 là 10: mã hóa cho cổng PC

+ A1A0 là 11: mã hóa cho thanh ghi điều khiển

Chính vì vậy, để chọn đúng vị trí cổng chúng ta phải đưa 2 bít bất kì được tách ra từ

bộ tách tín hiệu địa chỉ sao cho 2 chân này cũng được mã hóa đúng như quy luật của A1, A0 trên 8255

2.2 Ghép nối với vi xử lý

Phần ghép nối với VI Xử LÝ gồm:

- Bộ đệm dữ liệu: để trao đổi thong tin về dữ liệu hai chiều (vào/ra) giữa đường dây

của vi xử lý và đường bus nội của 8255A

- Bộ logic điều khển đọc/ghi: là bộ giải mã địa chỉ lệnh cho các đoạn ghi đệm và đoạn

ghi điều khiển

+ Bít D4: chọn chiều cho cổng PA,

+ Bít D3: chọn chiều ra/vào cho 4 bit cao của cổng PC

Trang 14

 Nếu D1=0 thì cho phép cổng PB xuất dữ liệu ra

+ Bít D0: chọn chiều ra/vào cho 4 bit thấp của cổng PC

VD: để chọn chọn chế độ nhóm A là chế độ 0, nhóm B là chế độ 0, cổng PA, PB, PC cao xuất dữ liệu, cổng PC thấp nhận dữ liệu , ta cài đặt thanh ghi điều khiển như sau:

Mov al, 100000001BOut DK, al

- Chế độ 0:

+ các cổng A, B, C được sử dụng đọc lập với nhau.

+ Cổng A, B, C có thể vào hoặc ra tùy vào đoạn ghi điều khiển

- Chế độ 1: chế độ này được gọi là chế độ vào/ra đột cửa hay ddooid thoại với các bit

của cổng C Các cổng A, B, C được chia thành 2 nhóm:

+ Nhóm A gồm cổng A để trao đổi dữ liệu và cổng C cao để đồi thoại với Vi Xử Lý

và thiếu bị ngoài

+ Nhóm B gồm cổng B để trao đổi dữ liệu và cổng C thấp để đồi thoại với Vi Xử Lý và thiếu bị ngoài

3. Cấu tạo IC giải mã địa chỉ

Trong số các đường tín hiêu phục vụ việc trao đổi dữ liệu của 8086 có một số đương

là tín hiệu đa hợp (từ AD0  AD15), để sử dụng đúng mục đích các đường tín hiệu nàythì cần có một mạch chốt tách riêng các tín hiệu trên chân đa hợp

Trong bài tập lớn lần này, chúng em sử dụng IC 74273 làm mạch chốt , mạch có ưu điểm gọn gang, dễ làm, linh kiện dễ kiếm và giá thành rẻ

Đây là sơ đồ cấu tạo bên trong của IC 74273:

Trang 15

IC 74273 là IC số được tích hợp bỏi 8 con flip-flop loại D lắp theo kiểu đồng bộ xung đồng hồ và chân clear IC gồm có 20 chân trong đó:

- Chân 20 nối với Vcc nằm ở dải 4,75 đến 5,25 Volt

- Chân 10 nối với Mass

- Chân 1 là chân Clear (MR)

- Chân 11 là chân xung đồng hồ (CP)

- Các chân 3, 4, 7, 8, 13, 14, 17, 18 là chân tín hiệu vào nối với các dây tín hiệu đa hợp của Vi Xử Lý

- Các chân 2, 5, 6, 9, 12, 15, 16, 19 là các chân tín hiệu địa chỉ được tách ra

Do nó được tích hợp bởi 8 con FF_D nên mỗi IC chỉ có thể tách được 8 đương địa chỉ đa hợp cua 8086 Vì vậy mạch cần 2 con IC 74273 để tách hết 16 đường địa chỉ của 8086

Tùy theo đề bài yêu cầu mà các đầu ra này được sử dụng với mục đích khác nhau, các chân này được nối với mạch giải mã địa chỉ đưa vào chân CS của 8255 và dành ra 2 bit để mã hóa cho các cổng của 8255, 2 chân này được nối vào chân A1, A0 của 8255

- LED 7 đoạn là loại LED được tích hợp bởi 8 LED đơn sắc sắp xếp thành hình số 8

và 1 dấu chấm phía dưới

Có 2 loại LED 7 đoạn:

+ chung Anode: các LED tích hợp bên trong được mắc nối chung cực Anot (CA) + chung Cathode: các LED tích hợp bên trong mắc nối chung cực Katot (CC).

Chung cathode chung Anode LED 7 đoạn loại CA

Hoat động:

Trang 16

- Đối với loai LED mắc theo kiểu Anot chung thì chúng ta cấp nguồn Vcc vào chân Anot (chân 8) Để có thể hiển thị các chữ số như mong muốn thì chúng ta phải nối các chân a, b, c, d, e, f, g với mass tương ứng với chữ số đó.

VD: số 1 thì chúng ta nối chân b(6) và c(4) với mass

Số 2 thi chúng ta nối chân a(7), b(6), g(10), e(1) và d(2) với mass

- Đối với loai mắc theo kiểu Katot chung thi chúng ta nối chân Katot (8) với mass Để

có thể hiển thị các chữ số như mong muốn thì chúng ta phải nối các chân a, b, c, d,

e, f, g với Vcc tương ứng với chữ số đó

VD: số 1 thì chúng ta nối chân b(6) và c(4) với Vcc

Số 2 thi chúng ta nối chân a(7), b(6), g(10), e(1) và d(2) với Vcc

IV PHẦN LẬP TRÌNH HỢP NGỮ

CHỦ ĐỀ: Viết chương trình thực hiện nhập liên tiếp một dãy các ký tự khi nào

gặp enter thì kết thúc Hiển thị dãy ký tự theo chiều ngược lại

1 Sơ đồ thuật toán.

Ngày đăng: 10/03/2014, 08:20

HÌNH ẢNH LIÊN QUAN

- LE D7 đoạn là loại LED được tích hợp bởi 8 LED đơn sắc sắp xếp thành hình số 8 và  1 dấu chấm phía dưới. - BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH docx
7 đoạn là loại LED được tích hợp bởi 8 LED đơn sắc sắp xếp thành hình số 8 và 1 dấu chấm phía dưới (Trang 15)
1. Sơ đồ thuật toán. - BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH docx
1. Sơ đồ thuật toán (Trang 16)
Từ giả thiết đó ta thiết lập bảng giải mã địa chỉ cho từng vi mạch nhơ như sau Dung lượngA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1Asau - BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH docx
gi ả thiết đó ta thiết lập bảng giải mã địa chỉ cho từng vi mạch nhơ như sau Dung lượngA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1Asau (Trang 18)
V.PHẦN GHÉP NỐI BỘ NHỚ - BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH docx
V.PHẦN GHÉP NỐI BỘ NHỚ (Trang 18)
Sơ đồ tổng quát ghép nối 8086 với 8255 và thiết bị ngoại vi: - BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH docx
Sơ đồ t ổng quát ghép nối 8086 với 8255 và thiết bị ngoại vi: (Trang 20)
2.Sơ đồ thuật toán - BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH docx
2. Sơ đồ thuật toán (Trang 21)
- Từ bảng giải mã địa chỉ, ta chọn chân A1, A2 đưa vào đầu vào A0, A1 của IC 8255A, các chân còn lại được đưa trực tiếp vào cổng OR để cho phép 8255 hoạt động bằng  cách đưa đầu ra của cổng OR tới đầu vào CS của 8255 - BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH docx
b ảng giải mã địa chỉ, ta chọn chân A1, A2 đưa vào đầu vào A0, A1 của IC 8255A, các chân còn lại được đưa trực tiếp vào cổng OR để cho phép 8255 hoạt động bằng cách đưa đầu ra của cổng OR tới đầu vào CS của 8255 (Trang 21)
2. Sơ đồ thuật toán - BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH docx
2. Sơ đồ thuật toán (Trang 21)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w