1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot

42 377 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 42
Dung lượng 547,58 KB

Nội dung

Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 1 CHƯƠNG 1: TỔ CHỨC HỆ THỐNG VI XỬ LÝ 1. Các hệ thống số dùng trong máy tính và các loại mã 1.1. Hệ thập phân (Decimal Number System) Trong thực tế, ta thường dùng hệ thập phân để biểu diễn các giá trị số. Ở hệ thống này, ta dùng các tổ hợp của các chữ số 0 9 để biểu diễn các giá trị. Một số trong hệ thập phân được biểu diễn theo các số mũ của 10. VD: Số 5346.72 biểu diễn như sau: 5346.72 = 5x10 3 + 3x10 2 + 4x10 + 6 + 7x10 -1 + 2x10 -2 Tuy nhiên, trong các mạch điện tử, việc lưu trữ và phân biệt 10 mức điện áp khác nhau rất khó khăn nhưng việc phân biệt hai mức điện áp thì lại dễ dàng. Do đó, người ta sử dụng hệ nhị phân để biểu diễn các giá trị trong hệ thống số. 1.2. Hệ nhị phân (Binary Number System) Hệ nhị phân chỉ dùng các chữ số 0 và 1 để biểu diễn các giá trị số. Mộ t số nhị phân (bi nary digit) thường được gọi là bit. Một chuỗi gồm 4 bit nhị phân gọi là nibble, chuỗi 8 bit gọi là byte, chuỗi 16 bit gọi là word và chuỗi 32 bit gọi là double word. Chữ số nhị phân bên phải nhất của chuỗi bit gọi là bit có ý nghĩa nhỏ nhất (least significant bit – LSB) và chữ số nhị phân bên trái nhất của chuỗi bit gọi là bit có ý nghĩa lớn nhất (most significant bit – MSB). Một số trong hệ nhị phân được biểu diễn theo số mũ của 2. Ta thường dùng chữ b cuối chuỗi bit để xác định đó là số nhị phân. VD: Số 101110.01b biểu diễn giá trị số: 101110.01b Æ 1x2 5 + 0x2 4 + 1x2 3 +1x2 2 + 1x2 1 + 0 + 0x2 -1 + 1x2 -2  Chuyển số nhị phân thành số thập phân: Để chuyển một số nhị phân thành một số thập phân, ta chỉ cần nhân các chữ số của số nhị phân với giá trị thập phân của nó và cộng tất cả các giá trị lại. VD: 1011.11B Æ 1x2 3 + 0x2 2 + 1x2 1 + 1 + 1x2 -1 + 1x2 -2 = 11.75  Chuyển số thập phân thành số nhị phân: Để chuyển một số thập phân thành số nhị phân, ta dùng 2 phương pháp sau: ¾ Phương pháp 1: Ta lấy số thập phân cần chuyển trừ đi 2 i trong đó 2 i là số lớn nhất nhỏ hơn hay bằng số thập phân cần chuyển. Sau đó, ta lại lấy kết quả này và thực hiện tương tự cho đến 2 0 thì dừng. Trong quá trình thực hiện, ta sẽ ghi lại các giá trị 0 hay 1 cho các bit tuỳ theo trường hợp số thập phân nhỏ hơn 2 i (0) hay lớn hơn 2 i (1). Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 2 VD: Xét số 21 thì số 2 i lớn nhất là 2 4 2 4 2 3 2 2 2 1 2 0 16 8 4 2 1 21 = 1 0 1 0 1 ( 21 Æ 10101B) 5 5 1 1 0 ¾ Phương pháp 2: Lấy số cần chuyển chia cho 2, ta nhớ lại số dư và lấy tiếp thương của kết quả trên chia cho 2 và thực hiện tương tự cho đến khi thương cuối cùng bằng 0. Kết quả chuyển đổi sẽ là chuỗi các bit là các số dư lấy theo thứ tự ngược lại. VD: Chuyển 227 ra số nhị phân Số bị chia Thương Số dư 227 113 1 ( LSB) 113 56 1 56 28 0 28 14 0 14 7 0 7 3 1 3 1 1 1 0 1 ( MSB) ( 227 Æ 11100011b) ¾ Để thực hiện chuyển các số thập phân nhỏ hơn 1 sang các số nhị phân, ta làm như sau: lấy số cần chuyển nhân với 2, giữ lại phần nguyên và lại lấy phần lẻ nhân với 2. Quá trình tiếp tục cho đến khi phần lẻ bằng 0 thì dừng. Kết quả chuyển đổi là chuỗi các bit là giá trị các phần nguyên. VD: Chuyển 0.625 thành số nhị phân: 0.625 × 2 = 1.25 0.25 × 2 = 0.5 0.5 × 2 = 1.0 ( 0.625 = 0.101b) ¾ Để thực hiện chuyển đổi số nhị phân bất kỳ, ta thực hiện chuyển đổi tương ứng với số nhị phân lớn hơn 1 và nhỏ hơn 1 như trên. VD: Chuyển 227.625 thành số nhị phân: 227 Æ 11100011b 0.625 Æ 0.101b 227.625 Æ 11100011.101b 1.3. Hệ thập lục phân (Hexadecimal Number System) Như đã biết ở trên, nếu dùng hệ nhị phân thì sẽ c ần một số lượng lớn các bit để biểu diễn. Giả sử như số 1024 = 2 10 sẽ cần 10 bit để biểu diễn. Để rút ngắn kết quả Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 3 biểu diễn, ta dùng hệ thập lục phân dựa cơ sở trên số mũ của 16. Khi đó, 4 bit trong hệ nhị phân (1 nibble) sẽ biểu diễn bằng 1 chữ số trong hệ thập lục phân (gọi là số hex). Trong hệ thống này, ta dùng các số 0 9 và các kí tự A F để biểu diễn cho một giá trị số. Thông thường, ta dùng chữ h ở cuối để xác định đó là số thập lục phân. 1.4. Mã BCD (Binary Coded Decimal) Trong thự c tế, đối với một số ứng dụng như đếm tần, đo điện áp, … ngõ ra ở dạng số thập phân, ta dùng mã BCD. Mã BCD dùng 4 bit nhị phân để mã hoá cho một số thập phân 0 9. Như vậy, các số hex A F không tồn tại trong mã BCD. Mã BCD gồm có 2 loại: - Mã BCD không nén (unpacked): biểu diễn một số BCD bằng 8 bit nhị phân - Mã BCD nén (packed): biểu diễn một số BCD bằng 4 bit nhị phân VD: Số thập phân 5 2 9 Số BCD không nén 0000 0101b 0000 0010b 0000 1001b Số BCD nén 0101b 0010b 1001b 1.5. Mã hiển thị Led 7 đoạn (7-segment display) Đối với các ứng dụng dùng hiển thị số liệu ra Led 7 đoạn, ta dùng mã hiển thị Led 7 đoạn. Ứng với mỗi loại Led 7 đoạn (anode hay cathode chung) và tuỳ theo sơ đồ kết nối sẽ có một bảng mã riêng. Một dụ của mã Led 7 đoạn cho trong bảng 1.1. Hình 1.1 – Led 7 đoạn dạng cathode chung B ảng 1.1: Mã Led 7 đoạn Số thập phân Số thập lục phân Số nhị phân a b c d e f g Hiển thị 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 0000 0001 0010 0011 0100 0101 0110 0111 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 2 3 4 5 6 7 a b c d e f g ea b fcgd Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 4 8 9 10 11 12 13 14 15 8 9 A B C D E F 1000 1001 1010 1011 1100 1101 1110 1111 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 0 0 1 1 1 8 9 A B C D E F 2. Các phép toán số học 2.1. Hệ nhị phân 2.1.1. Phép cộng Phép cộng trong hệ nhị phân cũng thực hiện giống như trong hệ thập phân. Bảng sự thật của phép cộng 2 bit với 1 bit nhớ (carry) như sau: Bảng 1.2: Vào Ra A B C IN S C OUT 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 S = A ⊕ B ⊕ C IN C OUT = AB + C IN (A ⊕ B) VD: 1001 1010b 1 + 1100 1100b Nhớ 0111 0110b 2.1.2. Số bù 2 (2’s component) Trong hệ thống số thông thường, để biểu diễn số âm ta chỉ cần thêm dấu – vào các chữ số. Tuy nhiên, trong hệ thống máy tính, ta không thể biểu diễn được như trên. Phương pháp thông dụng là dùng bit có ý nghĩa lớn nhất (MSB) làm bit dấu (sign bit): nếu MSB = 1 sẽ là số âm còn MSB = 0 là số dương. Khi đó, các bit còn lại sẽ biểu diễn độ lớn (magnitude) của số. Như v ậy, nếu ta dùng 8 bit để biểu diễn thì sẽ thu được 256 tổ hợp ứng với các giá trị 0 255 (số không dấu) hay –127 –0 +0 … +127 (số có dấu). Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 5 Để thuận tiện hơn trong việc tính toán số có dấu, ta dùng một dạng biểu diễn đặc biệt là số bù 2. Số bù 2 của một số nhị phân xác định bằng cách lấy đảo các bit rồi cộng thêm 1. VD: Số 7 biểu diễn là : 0000 0111b có MSB = 0 (biểu diễn số dương) Số bù 2 là : 111 1000b + 1b = 111 1001b. Số đại diện cho số – 7 là: 1111 1001b có MSB = 1 (biểu diễn số âm) Ta thấy, để thực hiện việc xác đị nh số bù 2 của một số A, cần phải: - Biểu diễn số A theo mã bù 2 của nó. - Đảo các bit (tìm số bù 1 của A). - Cộng thêm 1 vào để nhận được số bù 2. Khi biểu diễn theo số bù 2, nếu sử dụng 8 bit ta sẽ có các giá trị số thay đổi từ - 128 127. 2.1.3. Phép trừ Phép trừ các số nhị phân cũng được thực hiện tương tự như trong hệ thập phân. Bả ng sự thật của phép trừ 2 bit với 1 bit mượn (borrow) như sau: Bảng 1.3: Vào Ra A B BIN D B OUT 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 S = A ⊕ B ⊕ BIN BOUT = ( ) IN BBABA ⊕+ VD: 0110 1101b Æ 149 - 0011 0001b Æ 49 0011 1100b Æ 100 Ngoài cách trừ như trên, ta cũng có thể thực hiện phép trừ thông qua số bù 2 của số trừ. VD: 0110 1101b 0110 1101b - 0011 0001b → + 1100 1111b 1 0011 1100b Số bù 1 Nhớ 100 1110b + 1b = 100 1111b (Số bù 2) Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 6 Trong phép cộng với số bù 2, ta bỏ qua bit nhớ cuối cùng → kết quả phép cộng số bù 2 là 0011 1100. Đây cũng chính là kết quả phép trừ, bit MSB = 0 cho biết kết quả là số dương. VD: 77 0100 1101b 0100 1101b - 88 - 0101 1000b → + 1010 1000b - 11 1111 0101b Số 88 Æ 0101 1000b → số bù 1 là 010 0111 → số bù 2: 010 1000 và bit dấu = 1 Æ -88 trở thành 1010 1000b Kết quả phép cộng số bù 2 là 1111 0101b có MSB = 1 nên là số âm. Số bù 1 là 000 1010b → số bù 2: 000 1011b. Kết quả này chính là 11 nên phép trừ sẽ cho kết qu ả là –11. Ta thấy, để thực hiện chuyển số bù 2 thành số có dấu thì cần thực hiện: - Lấy bù các bit để tìm số bù 1. - Cộng với 1. - Thêm dấu trừ để xác định là số âm. 2.1.4. Phép nhân Phép nhân các số nhị phân cũng tương tự như đối với các số thập phân. Chú ý rằng đối với phép nhân nếu nhân 2 số 4 bit sẽ có kết quả là số 8 bit, 2 số 8 bit sẽ có kết quả là số 16 bit, … VD: 11 1011b X 9 1001b 99 1011 0000 0000 1011 1100011b Đối với máy tính, phép nhân được thực hiện bằng phương pháp cộng và dịch phải (add-and-right-shift): - Thành phần dầu tiên của tổng sẽ chính là số bị nhân nếu như LSB của số nhân là 1. Ngược lại, nếu LSB của số nhân bằng 0 thì thành phần này bằng 0. - Mỗi thành phần thứ i kế tiếp sẽ được tính tương tự v ới điều kiện là phải dịch trái số bị nhân i bit. - Kết quả cần tìm chính là tổng các thành phần nói trên. 2.1.5. Phép chia Phép chia các số nhị phân cũng tương tự như đối với các số thập phân. Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 7 VD: 30/5 = 6 11110 b 110b 110 101b 011 000 110 110 0 Tương tự như đối với phép nhân, ta có thể dùng phép trừ và phép dịch trái cho đến khi không thể thực hiện phép trừ được nữa. Tuy nhiên, để thuận tiện cho tính toán, thay dùng phép trừ đối với số chia, ta sẽ thực hiện phép cộng đối với số bù 2 của số chia. - Đổi số chia ra số bù 2 của nó. - Lấy số bị chia cộng với số bù 2 của s ố chia. + Nếu kết quả này có bit dấu = 0 thì bit tương ứng của thương = 1. + Nếu kết quả này có bit dấu = 1 thì bit tương ứng của thương = 0 và ta phải khôi phục lại giá trị của số bị chia bằng cách cộng kết quả này với số chia. - Dịch trái kết quả thu được và thực hiện tiếp tục như trên cho đến khi kết quả là 0 hay nhỏ hơn số chia. 2.2. Hệ thập lục phân 2.2.1. Phép cộng Thực hiện chuyển các số hex cần cộng thành các số nhị phân, tính kết quả trên số nhị phân và sau đó chuyển lại thành số hex. VD: 7Ah → 0111 1010b 3Fh → 0011 1111b B9h ← 1011 1001b Thực hiện cộng trực tiếp trên số hex, nếu kết quả cộng lớn hơn 15 thì sẽ nhớ và trừ cho 16. VD: 7 Ah 3 Fh 10 10 25 10 → B9h Ah + Fh = 10 10 + 15 10 = 25 10 → nhớ 1 và 25 10 – 16 10 = 9 10 = 9h 7h + 3h = 7 10 + 3 10 = 10 10 → cộng số nhớ: 10 10 + 1 10 = 11 10 = Bh 2.2.2. Phép trừ Thực hiện tương tự như phép cộng. Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 8 3. Các thiết bị số cơ bản 3.1. Cổng đệm (buffer) và các cổng logic (logic gate)  Cổng đệm: A X 0 1 0 1  Cổng NOT: A X 0 1 1 0  Cổng AND: A B X 0 0 1 1 0 1 0 1 0 0 0 1  Cổng NAND: A B X 0 0 1 1 0 1 0 1 1 1 1 0  Cổng OR: A B X 0 0 1 1 0 1 0 1 0 1 1 1  Cổng NOR: A B X 0 0 1 1 0 1 0 1 1 0 0 0 A 1 2 3 B X = AB A 1 2 3 B X = AB B X = A + B A 1 2 3 A 3 2 X = A A 1 2 X = A + B B A 2 3 1 Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 9  Cổng EX-OR: A B X 0 0 1 1 0 1 0 1 0 1 1 0  Cổng EX-NOR: A B X 0 0 1 1 0 1 0 1 1 0 0 1 3.2. Thiết bị logic lập trình được Thay sử dụng các cổng logic rời rạc, ta có thể dùng các thiết bị logic lập trình được (programmable logic device) như PLA (Programmable Logic Array), PAL (Programmable Array of Logic) để liên kết các thiết bị LSI (Large Scale Intergration).  PLA (hay FPLA – Field PLA): Dùng ma trận cổng AND và OR để lập trình bằng cácc phá huỷ các cầu chì. FPLA rất linh động nhưng lại khó lập trình. Hình 1.2 – Sơ đồ PLA A 1 2 3 B X = A ⊕ B A B AB A + BA B A B AB AB + B BA A 1 2 3 X = BA ⊕ Giáo trình vi xử Tổ chức hệ thống vi xử Phạm Hùng Kim Khánh Trang 10  PAL: ma trận OR đã cố định sẵn và ta chỉ lập trình trên ma trận AND. Hình 1.3 – Sơ đồ PAL 3.3. Chốt, flipflop và thanh ghi  Chốt (latch): Chốt là thiết bị số lưu trữ lại giá trị số tại ngõ ra của nó. D CLK Q X 0 1 0 1 1 QN 0 1  Flipflop: PR CL D CLK Q Q 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 0 X X X X X ↑ ↑ 0 1 X X X 1 0 Q N Q N 1 0 . 0 1 N Q N Q 0 1 . CL: clear PR: Preset CLK: Clock AB AB A + B B A A+ BA AB + B AB + B A BA 2 3 5 D CLK Q 2 3 5 6 41 D CLK Q Q PRCL [...]... biểu Phạm Hùng Kim Khánh Trang 12 Giáo trình vi xử Tổ chức hệ thống vi xử CS (Chip Select):cho phép bộ nhớ hoạt động OE (Output Enable): cho phép đọc dữ liệu từ bộ nhớ ra ngồi WE (Write Enable): cho phép ghi dữ liệu vào trong bộ nhớ 4 Giới thiệu vi xử 4.1 Các thế hệ vi xử - Thế hệ 1 (1971 – 1973): vi xử 4 bit, đại diện là 4004, 4040, 8080 (Intel) hay IPM-16 (National Semiconductor) + Độ... MHz - Thế hệ 4: vi xử 32 bit 68020/68030/68040/68060 (Motorola) hay 80386/80486 (Intel) và vi xử 32 bit Pentium (Intel) + Bus địa chỉ 32 bit, phân biệt 4 GB bộ nhớ + Có thể dùng thêm các bộ đồng xử (coprocessor) + Có khả năng làm vi c với bộ nhớ ảo + Có các cơ chế pipeline, bộ nhớ cache + Sử dụng cơng nghệ HCMOS - Thế hệ 5: vi xử 64 bit 4.2 Vi xử (μP – microproccessor) 4.2.1 Phân loại vi. .. 31 Giáo trình vi xử - Tổ chức hệ thống vi xử OF (Overflow - tràn): OF = 1 xác định tràn số học, xảy ra khi kết quả vượt ra ngồi phạm vi biểu diễn DF (Direction- hướng): xác định hướng chuyển string, DF = 1 khi μP làm vi c với string theo thứ tự từ phải sang trái IF (Interrupt - ngắt): cho phép hay cấm các interrupt có mặt nạ TF (Trap - bẫy): đặt μP vào chế độ từng bước, dùng cho các chương trình. .. thiểu: - HOLD (giữ): ngõ vào tác động mức cao làm cho μP hở mạch tất cả các bus của nó, tách μP khỏi bộ nhớ của nó và I/O để cho phép thiết bị khác xử Phạm Hùng Kim Khánh Trang 24 Giáo trình vi xử - Tổ chức hệ thống vi xử bus hệ thống Q trình này gọi là truy xuất bộ nhớ trực tiếp (DMA – Direct Memory Access) HLDA (Hold acknowledge): ghi nhận u cầu DMA đối với bộ điều khiển DMA Chế độ tối đa: -. .. Hùng Kim Khánh Trang 33 Giáo trình vi xử Tổ chức hệ thống vi xử Các thanh ghi phân đoạn: 8086/8088 định nghĩa 4 khối bộ nhớ 64KB: đoạn mã (code segment) giữ các mã lệnh chương trình, đoạn ngăn xếp (stack segment) lưu các địa chỉ sẽ trả về từ các chương trình con (subroutine) hay trình phục vụ ngắt (interrupt subroutine), đoạn dữ liệu (data segment) lưu trữ dữ liệu cho chương trình và đoạn thêm (extra... xuất tổng cộng của hệ thống bộ nhớ chính là tổng thời gian trì hỗn trong các bộ đệm và thời gian truy xuất (access time) bộ nhớ Hiệu giữa thời gian truy xuất cần thiết bởi μP với thời gian truy xuất thật sự của bộ nhớ gọi là biên định thì (timing margin) tDS (Data Setup): thời gian thiết lập dữ liệu cung cấp bởi hệ thống bộ nhớ Phạm Hùng Kim Khánh Trang 19 Giáo trình vi xử Tổ chức hệ thống vi xử lý. .. lệnh kế 4.2.4 Sơ đồ khối của hệ vi xử cơ bản ADDRESS BUS Input Port μP Memory Output Port DATA BUS CONTROL BUS Hình 1.9 – Sơ đồ khối hệ vi xử Mọi hoạt động cơ bản của một hệ vi xử đều giống nhau, khơng phụ thuộc loại vi xử hay q trình thực hiện μP sẽ đọc một lệnh từ bộ nhớ (memory), thực thi lệnh và sau đó đọc lệnh kế Q trình đọc lệnh gọi là instruction fetch còn q trình thực hiện tuần tự như... Hùng Kim Khánh Trang 22 Giáo trình vi xử Tổ chức hệ thống vi xử 8086 có thể hoạt động ở chế độ tối thiểu (minimum mode) hay chế độ tối đa (maximum mode) Chế độ tối thiểu chỉ dùng cho các hệ thống μP đơn giản còn chế độ tối đa dùng cho các hệ thống phúc tạp hơn giao tiếp với các bộ nhớ và I/O riêng Các tín hiệu chung cho cả hai chế độ tối đa và tối thiểu: Bảng 1.5: Chân Chức năng Bus dữ liệu /... vị EU và BIU làm vi c độc lập với nhau nên BIU có khả năng đang nhận một lệnh mới trong khi EU dang thực thi lệnh trước đó Khi EU đã thực hiện xong lệnh, nó sẽ lấy mã lệnh kế tiếp trong hàng đợi lệnh (instruction queue) Phạm Hùng Kim Khánh Trang 28 Giáo trình vi xử Tổ chức hệ thống vi xử Kiến trúc nội của μP 8086 ở hình 1.24 Nó có 2 bộ xử riêng: BIU và EU BIU cung cấp các chức năng phần cứng,... địa chỉ chẵn Do đó, 8086 tổ chức bộ nhớ thành các bank chẵn và lẻ Theo hình 1.25, ta có thể thấy rằng các word ln bắt đầu tại địa chỉ chẵn nhưng ta vẫn Phạm Hùng Kim Khánh Trang 32 Giáo trình vi xử Tổ chức hệ thống vi xử có thể đọc word có địa chỉ lẻ bằng cách thực hiện 2 chu kỳ đọc bộ nhớ: một chu kỳ đọc byte thấp và một chu kỳ đọc byte cao Điều này sẽ làm chậm tốc độ xử Đối với 8088 thì do . Giáo trình vi xử lý Tổ chức hệ thống vi xử lý Phạm Hùng Kim Khánh Trang 1 CHƯƠNG 1: TỔ CHỨC HỆ THỐNG VI XỬ LÝ 1. Các hệ thống số dùng. Control bus Addr. bus Giáo trình vi xử lý Tổ chức hệ thống vi xử lý Phạm Hùng Kim Khánh Trang 15 Khi chương trình bắt đầu, bộ đếm chương trình (PC) sẽ ở địa

Ngày đăng: 06/03/2014, 20:20

HÌNH ẢNH LIÊN QUAN

Bảng sự thật của phép cộng 2 bit với 1 bit nhớ (carry) như sau: - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Bảng s ự thật của phép cộng 2 bit với 1 bit nhớ (carry) như sau: (Trang 4)
Bảng sự thật của phép trừ 2 bit với 1 bit mượn (borrow) như sau: - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Bảng s ự thật của phép trừ 2 bit với 1 bit mượn (borrow) như sau: (Trang 5)
Hình 1.2 – Sơ đồ PLA - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.2 – Sơ đồ PLA (Trang 9)
Hình 1.3 – Sơ đồ PAL - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.3 – Sơ đồ PAL (Trang 10)
Hình 1.4 – Thanh ghi dạng đơn giản - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.4 – Thanh ghi dạng đơn giản (Trang 11)
Hình 1.5 – Thanh ghi dịch - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.5 – Thanh ghi dịch (Trang 11)
Hình 1.6 – Cấu trúc nội một bộ nhớ tiêu biểu Giải mã hàng Ma trận nhớ - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.6 – Cấu trúc nội một bộ nhớ tiêu biểu Giải mã hàng Ma trận nhớ (Trang 12)
Hình 1.7 – Sơ đồ khối một máy tính cổ điển - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.7 – Sơ đồ khối một máy tính cổ điển (Trang 14)
Hình 1.8 – Sơ đồ khối của vi xử lý ALU - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.8 – Sơ đồ khối của vi xử lý ALU (Trang 14)
Hình 1.9 – Sơ đồ khối hệ vi xử lý - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.9 – Sơ đồ khối hệ vi xử lý (Trang 15)
Hình 1.10 – Các tín hiệu cơ bản trong μP - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.10 – Các tín hiệu cơ bản trong μP (Trang 16)
Hình 1.11 – Định thì bus cơ bản - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.11 – Định thì bus cơ bản (Trang 16)
Hình 1.12 – Giao tiếp bus cơ bản  Quan hệ giữa giải mã địa chỉ và bảng bộ nhớ: - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.12 – Giao tiếp bus cơ bản Quan hệ giữa giải mã địa chỉ và bảng bộ nhớ: (Trang 17)
Hình 1.14 – Giải mã địa chỉ dùng 74LS138 - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.14 – Giải mã địa chỉ dùng 74LS138 (Trang 18)
Hình 1.17 – Các đường trì hoãn trong giao tiếp μP với bộ nhớ  t dbuf : thời gian trì hoãn ở bộ đệm dữ liệu (data buffer) - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.17 – Các đường trì hoãn trong giao tiếp μP với bộ nhớ t dbuf : thời gian trì hoãn ở bộ đệm dữ liệu (data buffer) (Trang 19)
Hình 1.18 – Định thì đọc bộ nhớ - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.18 – Định thì đọc bộ nhớ (Trang 20)
Bảng 1.4: Kiến trúc các μP của Intel 8 bit, 16 bit và 32 bit - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Bảng 1.4 Kiến trúc các μP của Intel 8 bit, 16 bit và 32 bit (Trang 21)
Hình 1.20 – Sơ đồ chân của 8086 - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.20 – Sơ đồ chân của 8086 (Trang 22)
Hình 1.21 – Tạo tín hiệu điều khiển bộ nhớ và I/O - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.21 – Tạo tín hiệu điều khiển bộ nhớ và I/O (Trang 26)
Hình 1.22 – Các chu kỳ đọc và ghi của 8086 - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.22 – Các chu kỳ đọc và ghi của 8086 (Trang 27)
Hình 1.23 – Kiến trúc nội của μP 8086 - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.23 – Kiến trúc nội của μP 8086 (Trang 28)
Hình 1.24 – Kiến trúc nội của 8086 - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.24 – Kiến trúc nội của 8086 (Trang 29)
Hình 1.25 – Vùng nhớ của 8086/8088 có 1048576 byte hay 524288 word - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.25 – Vùng nhớ của 8086/8088 có 1048576 byte hay 524288 word (Trang 32)
Hình 1.26 – Đọc word địa chỉ chẵn và địa chỉ lẻ - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.26 – Đọc word địa chỉ chẵn và địa chỉ lẻ (Trang 33)
Hình 1.28 – Vị trí các phân đoạn theo giá trị các thanh ghi đoạn Đoạn dữ liệu - Giáo trình vi xử lý - Chương 1: Tổ chức hệ thống vi xử lý pot
Hình 1.28 – Vị trí các phân đoạn theo giá trị các thanh ghi đoạn Đoạn dữ liệu (Trang 34)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w