Phương pháp mở rộng khoảng hở để phân tích nhiễu khớp nối giữa các khoảng hở trong bảng mạch in

Phương pháp mở rộng khoảng hở để phân tích nhiễu khớp nối giữa các khoảng hở trong bảng mạch in Mục lục I GIỚI THIỆU 2 II BIỂU DIỄN MÔ HÌNH MỞ RỘNG KHOẢNG HỞ 4 III VÍ DỤ MÔ PHỎNG 10 A Khảo sát tính hình học 10 B Thiết lập các cổng phụ và kết quả mô phỏng 12 IV KẾT LUẬN 15 PHỤ LỤC 16 A Hàm Green cho khoảng hở hình chữ nhật của bảng mạch in 16 B Biểu diễn trở kháng giữa các cổng trong một khoảng hở bảng mạch in hình chữ nhật 19 LỜI CẢM ƠN 21 TÀI LIỆU THAM KHẢO 21 Tóm tắt – trong các bảng mạch in n.

Phương pháp mở rộng khoảng hở để phân tích nhiễu khớp nối khoảng hở bảng mạch in Mục lục I GIỚI THIỆU II BIỂU DIỄN MƠ HÌNH MỞ RỘNG KHOẢNG HỞ III VÍ DỤ MÔ PHỎNG 10 A Khảo sát tính hình học: 10 B Thiết lập cổng phụ kết mô 12 IV KẾT LUẬN 15 PHỤ LỤC .16 A Hàm Green cho khoảng hở hình chữ nhật bảng mạch in 16 B Biểu diễn trở kháng cổng khoảng hở bảng mạch in hình chữ nhật .19 LỜI CẢM ƠN 21 TÀI LIỆU THAM KHẢO 21 Tóm tắt – bảng mạch in nhiều lớp có tốc độ cao thường có khoảng hở mặt phẳng – nơi mà khu vực khác dùng cho mức logic khác nơi cần thiết phải cách ly nhiễu từ khu vực sang khu vực khác Tuy nhiên khoảng cách cấu trúc gây nên vấn đề tính tồn vẹn tín hiệu vấn đề nhiễu điện từ Trong báo này, phương pháp mở rộng khoảng hở phát triển để biển diễn nhiễu khớp nối gây khe cắm khe hở mặt phẳng cấu trúc mặt phẳng Theo nguyên lý tương đương, toàn cấu trúc chia làm hai cặp mặt phẳng mà khơng có khe cắm mặt phẳng này, đó, dịng từ tương đương cần thiết cặp mặt phẳng vùng khe cắm để giữ lại phân phối trường giống Hàm Green khoảng hở hình chữ nhật có tính dẫn điện tốt mặt bề mặt cùng mặt bên suy từ kích thích dịng điện kích thích dịng từ Các cổng từ phụ với “điện áp từ” “dòng từ” định nghĩa vùng khe cắm phép kết nối theo chiều thẳng đứng hai cặp mặt phẳng Mơ hình khoảng hở kỹ thuật phân khúc mở rộng báo để điều chỉnh cổng từ phụ Phương pháp đề sử dụng để phân tích cách hiệu lỗ hổng với hình dạng tùy ý chứng thực mơ sóng đầy đủ Một vài thuật ngữ: Lỗ hổng nối, cộng hưởng khoảng hở, hàm Green, nhiễu, phân bố nguồn I GIỚI THIỆU Với phát triển kỹ thuật vi điện tử, tốc độ mật độ hệ thống điện tử cao cấp tăng lên hàng năm Dưới hoàn cảnh này, nhiễu đồng thời tạo thiết bị số khơng gây nên vấn đề tồn vẹn cường độ phân bố mạng (PDN), mà kết vấn đề nhiễu điện từ khớp nối thông qua cấu trúc xạ khe cắm dây cáp Việc phân tích tồn PDN cần thiết cho thiết kế số tốc độ cao Các mặt phẳng nguồn/đất sử dụng rộng rãi bảng mạch in đa lớp, mơ phương pháp sóng đầy đủ (ví dụ miền thời gian khác hữu hạn [1], [2] phương pháp nhân tố hữu hạn (FEM) [3], [4] Tuy nhiên, phương pháp sóng đủ thường khơng có hiệu tính tốn hình học phức tạp phạm vi hỗn hợp Nhưng hầu hết bảng mạch in khoảng cách hay mặt phẳng song song gần kề không nhỏ nhiều so với bước sóng tần số u thích, mà cịn nhỏ nhiều so với chiều dài chiều rộng mặt phẳng Do đó, trường điện từ hai mặt phẳng liền kề có khoảng khơng đổi dọc theo trục z (trục thông thường để PCB) trường viền bị loại bỏ Nói cách khác, phân bố trường cặp mặt phẳng bị chi phối phương trình 2-D Helmholtz Các mặt phẳng đa lớp thường chia làm nhiều cặp mặt phẳng dùng để phân tích thơng qua kỹ thuật phân đoạn [9], [23]-[25] Nhiều phương pháp hiệu tính tốn phát triển dựa thuộc tính đặc biệt này, ví dụ phương pháp ma trận dịng truyền tải [5]-[7], mơ hình lỗ [8], [9] Và phương pháp miền thời tần số khác hữu hạn [10]-[12] Trong mặt phẳng nguồn/đất đa lớp, khe cắm thưởng sử dụng để chia vùng mặt phẳng nguồn thành mức logic khác nhau, loại bỏ nhiễu khu vực khác Nếu khe cắm mặt phẳng cấu trúc mặt phẳng đa lớp, nhiễu nối theo chiều thẳng đứng từ cặp mặt phẳng tới cặp mặt phẳng liền kề thơng qua khe hở Tuy nhiên, chế khe nối không trực tiếp bao gồm mơ hình cặp mặt phẳng dựa phương trình 2-D Helmholtz Lee at al [13] đề xuất phương pháp để tính tốn khe nối cho mơ hình lỗ 2-D Nhưng áp dụng cho trường hợp khe hở nhỏ, dựa lý thuyết nối khe hở nhỏ Bethe [14], [15] Các mơ hình mạch phân bố sử dụng mơ hình điện dung điện cảm tương hỗ đề xuất [16]-[19] Trong phương pháp khác, khe cắm coi cặp đường truyền tải nối với đường khe đồng phẳng Điện dung điện cảm tương hỗ lẫn sau dẫn xuất từ thơng số đơn vị chiều dài dịng truyền tải Các mơ hình mạch tương đương dễ dàng kết nối với tất mơ hình cặp mặt phẳng Tuy nhiên, chúng không phù hợp với khe lỗ hổng với hình dạng tùy ý Trong báo này, phương pháp mơ hình lỗ mở rộng đề xuất để biểu diễn nối khe hai cặp mặt phẳng dựa lý thuyết tương đương Trong phương pháp này, hàm Green cho lỗ hình chữ nhật thơng thường dùng để mở rộng mơ hình lỗ với giới thiệu cổng bổ sung từ tính Các hàm Green dùng cho lỗ dẫn diện hồn hảo hình chữ nhật đề cập đến nhiều báo [30]-[33] Những tổ hợp hoàn chỉnh hàm Green cho lỗ bảng mạch in (với mặt bên có khả dẫn từ hồn hảo - PMC) không thảo luận Phương pháp tiếp cận công thức mở rộng hàm riêng mô tả ngắn phần phụ lục Phương pháp đề xuất áp dụng độ mở ống kính có hình dạng tùy ý, chứng minh ví dụ mơ với hình dạng lỗ hổng khác Hình – Ví dụ cấu trúc mặt phẳng nguồn/đất với khe nối II BIỂU DIỄN MƠ HÌNH MỞ RỘNG KHOẢNG HỞ Thâm nhập điện từ thông qua lỗ hổng bề mặt dẫn điện vấn đề cũ mà thu hút nhiều nhà nghiên cứu [20] Trong cộng đồng tương thích điện từ, việc đánh giá hiệu bảo vệ khung kim loại liên quan chặt chẽ tới chủ đề [21], [22] Các giải pháp phân tích dành cho lỗ hổng nhỏ hình elip Đối với lỗ hổng có hình dạng tùy ý, cần thiết phải có giải pháp đánh số Một thủ tục nhìn chung dùng để phân chia tồn khơng gian làm phần bề mặt dẫn điện biễu diễn trường điện tiếp tuyến lỗ hổng dòng dòng từ theo nguyên tắc tương đương Shelkunoff [14] Các dòng từ chưa biết thu cách giải phương trình tích dựa điều kiện trường liên tục khu vực lỗ hổng Phương pháp đề xuất tương tự sau, phân bố dịng từ khơng biết vùng lỗ hổng biểu diễn dòng từ tập hợp cổng phụ nhỏ định nghĩa vùng Thông qua việc định nghĩa cổng phụ, số lượng trường liên quan đến số lượng mạch kích thước cổng nhỏ Tĩnh liên tục trường tiếp tuyến thay điện áp dòng điện liên tục Việc phân tích tồn cấu trúc chuyển thành kết nối hai mạng tuyến tính kỹ thuật phân đoạn Ma trận trở kháng mạng tính tốn cách sử dụng cơng thức phân tích suy từ hàm Green lỗ bảng mạch in Phương pháp tiếp cận đề xuất mở rộng phương pháp lỗ thông thường để phân tích khớp nối theo chiều dọc thơng qua khe cắm tùy ý mặt phẳng đa lớp Nó mang lại lợi ích hiệu thu thơng qua cơng thức đóng tính linh hoạt kỹ thuật phân khúc/ kết nối Ví dụ cấu trúc nói tới Hình dùng để minh họa cho tiếp cận Có mặt phẳng nguồn/đất (PW1, GND, PW2) kích thước PW1 PW2 mặt phẳng rắn, mặt phẳng GND có lỗ hổng theo trục y Trong ví dụ này, độ sâu bề mặt nhỏ độ dày mặt phẳng kim loại tần số yêu thích tách mặt phẳng nhỏ Do đó, mặt phẳng kim loại coi dẫn điện hoàn hảo với độ dày Bốn mặt giả định bề mặt bảng mạch in Vật liệu điện môi FR4 (ɛr = 4.18 tan δ = 0.02) Tương tự hai cổng quan sát (P Q) với kích thước cổng nhỏ định nghĩa cặp mặt phẳng Hình – Các cổng định nghĩa vùng dẫn điện nhỏ Dòng điện phân bố đồng vùng cổng chảy theo hướng trục z, hình Giả sử nguồn điện đây, nguồn vật lý lượng cung cấp cho SSN thường bóng bán dẫn chuyển đổi nhanh có trở kháng nội cao so với trở kháng mặt phẳng Điện áp cổng tính từ trường E sau: (1) Trong tương ứng giá trị cường độ trung bình trường E cổng P Q Ở đây, khu vực cổng điện nhỏ, mà điện áp xác định rõ ràng Nhiễu khớp nối thơng qua khe cắm sau đặc trưng trở kháng truyền, tương đương với lượng điện áp gây cổng cổng khác đươck kích thích dịng điện 1A Vấn đề nhiễu khớp nối đưa vấn đề tương đương Bằng cách áp dụng nguyên tắc tương đương, cấu trúc ban đầu chia thành hai phần hình Tại phần, lỗ hổng làm đầy với bề mặt PEC thành phầm tiếp tuyến trường E gốc vùng lỗ hổng giữ lại cách đặt dòng từ tương đương vào bề mặt PEC lấp đầy Hai phần lỗ với hai miến PEC rắn bốn miến PMC bên Có hai dịng điện từ lỗ Để đảm bảo giải pháp trường hai lỗ giống với cấu trúc ban đầu, vùng lỗ hổng thành phần tiếp tuyến trường E trường H nằm lỗ phải liên tục Điều gọi điều kiện liên tục trường Các vùng lỗ hổng rời rạc hóa tế bào hình chữ nhật Hình Các tế bào dẫn điện nhỏ tần số cao Do đó, dịng từ tương đương giả định khoảng không đổi tế bào Các cổng phụ định nghĩa dọc theo trục x trục y tế bào Trái ngược với cổng gốc với dịng điện điện áp, cổng phụ có điện áp từ dòng điện từ định nghĩa liên quan tới mật độ dòng từ trường cường độ từ trường sau: Hình - Cấu trúc ban đầu cấu trúc tương đương với Hình - Các cổng định nghĩa khu vực lỗ hổng , , k = 1,2,3 K k số ô, tiếp tuyến cường độ trường trung bình tế bào thứ k dọc theo trục x trục y tương ứng, M kx Mky mật độ dòng từ tương đương theo hướng x hướng y tương ứng Còn M viết tắt "magnetic" Các lỗ có lưới tương tự khu vực lỗ hổng "Điện áp tư" số người đặt Nó tỉ lệ thuận với cường độ từ trường cổng phụ Trong phương pháp phân khúc truyền thống [23] [24] điện áp từ dòng điện từ thực bảng mạch in coi khớp nối hai lỗ liền kề Trong trường hợp này, số lượng kép đường bao bảng mạch in sử dụng Bằng cách chia lưới khu vực lỗ hổng thành nhiều cổng phụ, phân bố tiếp tuyến trường H thể vector điện áp từ Như hình 5, cổng đường truyền tải cần thiết để thể dịng từ tính tương đương cạnh khu vực lỗ hổng Chúng coi cổng khu vực đặc biệt, mà kích thước giảm tới theo chiều Thành phần tiếp tuyến trường điện dọc theo cạnh dẫn Tuy nhiên, có thành phần trường điện mạnh cạnh Trong [14], Collin thành phần bình thường điện trường từ trường trở nên rìa chốt dẫn điện tốt với góc nội nhỏ π Đối với lỗ hơgnr hình dẫn điện, thành phần thơng thường có đặc tính nói tới [20, hình 5] Các thành phần từ bình thường điện trường tương ứng với dòng tương đương với đường từ trường dọc theo cạnh dẫn mà mơ hình hóa dòng điện từ cổng truyền dẫn, định nghĩa hình Cần lưu ý cổng dòng truyền dẫn xác định dọc theo cạnh dẫn Hình - Các cổng đường định nghĩa cạnh vùng lỗ hổng Sau định nghĩa, trường cổng tính cách chập nguồn hàm Green tương ứng Điện áp cổng điện/từ dòng điện cổng liên quan tới ma trận trở kháng suy từ hàm Green, nói tới phần Phụ lục Bởi dịng từ điện áp từ khơng có đơn vị giống điện áp dịng điện, "ma trận trở kháng" khơng xác hồn cảnh Nó đề cập đến ma trận liên kết giá trị điện áp dòng điện cho cổng điện cổng từ Các vector IM vector VM thể dòng từ điện áp từ cổng phụ lỗ trên, IM VM thể dòng từ điện áp từ lỗ dưới, ví dụ: (3) Sau đó, điện áp dịng điện lỗ lỗ liên quan với cơng thức: (4) Trong ZI ZII ma trận trở kháng tính cơng thức Trong trường hợp này, giá trị kết hợp với khu vực lỗ hổng lỗ đánh dấu biểu tượng (‘) Bởi dịng từ cổng phụ nằm mặt PEC, nên chúng liên hệ với thành phần tiếp tuyến trường điện sau: (5) Mật độ dịng từ theo hướng trục y đáp ứng trường tiếp tuyến điện hướng x lỗ minh họa hình Các cổng từ phụ tương ứng có kích thước, ví dụ: Hình – Mật độ dịng từ theo hướng trục y cổng phụ , k = 1,2,…,K (6) Điều kiện liên tục trường (7) Dẫn đến điều kiện liên tục điện áp dòng điện sau (theo (2), (3) (5)): (8) Các ma trận trở kháng cho lỗ viết dạng sau: ZI = [] ZII = [] (9) Lấy (9) trừ (4) áp dụng điều kiện liên tục (8) ta có: (10) Trong YM = (ZMM + ZM’M’)-1 Nói cách khác, toàn ma trận trở kháng truyền cổng trở thành: ZPQ = (11) Lỗ hổng nối lỗ tìm cách tính trở kháng truyền vùng tần số yêu thích III VÍ DỤ MƠ PHỎNG A Khảo sát tính hình học: Hình – Mặt phẳng vị trí cổng mặt Có trường hợp kiểm tra thiết kế để xác nhận cho phương pháp đề xuất Tất bao gồm mặt phẳng với ngăn xếp, hình Mặc dù hình dạng lỗ hổng mặt khác Góc nhìn mặt phẳng vị trí cổng mơ tả hình Kích thước bảng chiều dài 50mm, chiều rộng 30mm Cổng nằm cặp mặt phẳng 10 điểm (10,10) mm tính từ góc trái Cổng số nằm cặp mặt phẳng điểm chình (30,24) mm tính từ góc trái phía Kích thước cổng 1mm x 1mm Các cổng biểu diễn cực nguồn cực đất IC số bảng mạch in cụ thể Trở kháng truyền số lượng cổng nối với chúng Trong bảng thử A, lỗ hổng khe nhỏ bắt đầu điểm (28,10) mm tính từ góc trái dưới, với chiều dài 10mm chiều rộng 1mm Trong bảng thử B, lỗ hổng có hình vng điểm bắt đầu tính từ (28,10) mm tính từ góc trái với kích thước 9mm x 9mm Trong bảng thử C, lỗ hổng khe bị cắt có chiều rộng 1mm x = 22.5mm, chia bảng thử ban đầu làm phần FR4 sử dụng chất điện môi với số điện môi tương đối (ɛ r) 4,18 tổn hao tiếp tuyến (tan δ) 0,02 Tất mặt phẳng kim loại tiến dần đến độ dày mặt phẳng bị chia thành d1 = 1mm, d2 = 1mm B Thiết lập cổng phụ kết mơ 11 Hình – phân bố rời rạc vị trí cổng phụ khu vực lỗ hổng Vùng lỗ hổng riêng biệt cổng phụ định nghĩa hình cho tất bảng thử Tần số mơ hình hóa lớn 5GHz với bước sóng tương ứng xấp xỉ 30mm FR4 Kích thước tất tế bào vùng lỗ hổng chọn bé so với λmin/10 Trong hình 8, đường nét liền dùng để thể lưới khu vực lỗ hổng biểu tượng “x” dùng để trung tâm cổng phụ Cần lưu ý khơng có cổng chiều định nghĩa bên tế bào hình chữ nhật mà cịn cổng đường chiều định nghĩa cạnh khu vực lỗ hổng Trong bảng thử A B, cổng đường nằm toàn cạnh dẫn điện khu vực lỗ hổng, chúng nằm cạnh dẫn điện khe cắm xuyên bảng thử C Trở kháng truyền cổng thu với phương pháp mở rộng lỗ mơ sóng đầy đủ FEM [mô cấu trúc tần số cao (HFSS)] so sánh hình đến 11 tương ứng cho bảng thử Kết thu từ phương pháp đề xuất phù hợp với thu từ HFSS, xác nhận phương pháp đề xuất Mặc dù có số khác biệt nhỏ số tần số, khác biệt chủ yếu gây vấn đề số, mật độ lưới số cắt Trở kháng truyền trường hợp thu từ phương pháp đề xuất so sánh hình 12 Hình khớp nối điện dung chiếm ưu tần số thấp Các đỉnh tần số cao chủ yếu gây tần số cộng hưởng bảng mạch liên quan đến kích thước bảng mạch tính chất chất làm điện môi Nối nhiễu tần số thấp tăng lên với kích thước tương đương tỉ lệ với lỗ hổng, xác định chiều dài, sau diện tích Tuy nhiên, khớp nối tần số cộng hưởng không chịu ảnh hưởng kích thước lỗ hổng, thay vào chủ yếu xác định yếu tố chất lượng cộng hưởng bảng mạch Phương pháp tiếp cận thơng thường để giảm nhiễu cộng hưởng áp dụng đây, để có hiệu làm giảm khớp nối nhiễu cặp mặt phẳng thông qua lỗ hổng tần số 12 Hình – So sánh |Z21| bảng thử A Hình 10 - So sánh |Z21| bảng thử B 13 Hình 11 - So sánh |Z21| bảng thử C Trong phương pháp đưa ma trận trở kháng cặp mặt phẳng đơn tính cách sử dụng biểu thức có nguồn gốc từ hàm Green Đối với ví dụ báo phải khoảng phút để kết thúc mô HFSS Phương pháp đề xuất (lập trình MATLAB) bước địi hỏi số lượng xấp xỉ thời gian máy tính Khi mà số cắt (30,30,1) Thời gian mơ tăng lên có nhiều chế độ để cải thiện tính xác Một cách khác dùng để tăng tốc độ tính tồn chuyển tổng ba lần thành tổng lần giống [26] Một cách khác suy từ hàm Green cho lỗ hình chữ nhật lý thuyết ảnh Rất nhiều nhà nghiên cứu đề xuất phương pháp tính tốn hiệu cho hình thức này, chẳng hạn phương pháp tính tốn chế độ tia hỗn hợp [27] kỹ thuật tính tổng Ewwald [28], [29] 14 Hình 12 - So sánh |Z21| bảng thử theo phương pháp đề xuất IV KẾT LUẬN Phương pháp mở rộng khe hở đề xuất đề phân tích nhiễu khớp nối thông qua khe bus nguồn đa lớp, đạt với phương pháp lỗ hổng thông thường Hàm Green lỗ bảng mạch in hình chữ nhật suy phương pháp mở rộng hàm riêng Sử dụng công thức trở kháng dựa hàm Green kỹ thuật phân đoạn, trở kháng truyền cổng quan sát cặp mặt phẳng khác mơ xác Phương pháp đưa xác thực với mô sóng đầy đủ lên đến 5GHz, đạt đồng ý Phương pháp đưa có khả phân tích nhiều khớp nối lỗ hổng có hình dạng tùy ý Các cổng từ phụ vùng lỗ hổng tương tự biểu diễn dịng từ khơng biết chức xung phương pháp phương trình tách rời thơng thường Tuy nhiên, phương pháp đề hiệu cách sử dụng cơng thức dạng đóng linh hoạt việc tích hợp thành phần mạch khác với việc định nghĩa cổng Tốc độ phương pháp đưa tiếp tục đẩy mạnh nghiên cứu tương lai 15 Hình 13 – Minh họa khe hở bảng mạch in PHỤ LỤC A Hàm Green cho khoảng hở hình chữ nhật bảng mạch in Khảo sát hình học nói tới Hình 13 Đây khoảng hở với điều kiện biên PEC bề mặt cùng; điều kiện biên PMC cho mặt bên Khi kích thích mật độ dịng điện J, vector từ A suy từ [14, Ch.1] Δ2A + k2A = -µJ (12) k2 = 2µ A tính tích chập hàm Green A mật độ dòng J sau: A(r) = µ (r|r') J(r')dv(r') (r|r') + k2(r|r') = -(r - r') (13) (14) đơn vị nhị nguyên, = GAxx + GAyy + GAzz = cần phản thỏa mãn điều kiện BC bề mặt bề mặt mặt bên tương ứng 16 Theo (14), (15) hàm riêng xác định mở rộng theo hàm riêng sau: = x (16) Amnp = ,, , Vector trường E(H) biểu diễn hàm Green mật độ dịng J sau: (17) Sau đó, viết lại sau (18) (19) Hình 14 – Vị trí cổng (x,y,z) Khi khoảng hở bị kích thích mật độ dịng từ M, ta suy điều tương tự, hàm Green E H suy sau: 17 B Biểu diễn trở kháng cổng khoảng hở bảng mạch in hình chữ nhật Để tìm liên quan số lượng trường số lượng mạch, cổng điện nhỏ định nghĩa khoảng hở Như hình 14, cổng định nghĩa vùng (x,y,z) với chiều dài Lx x Ly x Lz tọa độ Cartesian Vì vùng có tính dẫn điện yếu nên số lượng trường xấp xỉ Trong khoảng hở PCB, Ez, Hx Hy liên quan tới Do đó, dịng điện điện áp dọc theo trục z định nghĩa sau: (22) Tương tự, dòng từ điện áp dọc theo trục x trục y định nghĩa sau: Trong định nghĩa trước, trở kháng cổng chia thành loại biểu diễn cơng thức đây: (24) Trong đó, “E” có nghĩa “electric” cịn “M” có nghĩa “magnetic”; “x”, “y”, “z” tên trục tọa độ tương ứng với dịng điện điện áp Các phép tính thơng thường, điện áp tính trung bình xuất cổng, dòng điện giả sử phân bố đồng dạng vùng cổng nguồn Giả sử cổng quan sát tọa độ (xi,yi,zi) bên khoảng hở với chiều dài L xi x Lyi x Lzi Sau đó, chin cơng thức trở kháng truyền suy từ tích chập hàm Green tương ứng với dòng điện dòng từ phân bố đồng dạng vùng cổng nguồn sau: (25) (26) (27) (28) (29) 18 (30) (31) (32) (33) Trong đó, LỜI CẢM ƠN Tác giả xin chân thành cảm ơn tiến sĩ R.DuBroff dành cho buổi thảo luận hữu ích đánh giá cẩn thận cho báo TÀI LIỆU THAM KHẢO [1] W.D.Becker and R.Mittra, “FDTD modeling of noise in computer packages,” IEEETrans.Adv.Packag.,vol.17,no.3,pp.240–247,Aug 1994 [2] X Ye,D A Hockanson, M Li, Y Ren, W Cui, J L Drewniak, and R.E.DuBroff, “EMI mitigation with multilayer power-bus stacks and via stitching of reference planes,” IEEETrans.Electromagn.Compat., vol.43,no.4,pp.538–548,Nov.2001 [3] X -D Cai, G I Costache, R Laroussi, and R.Crawhall, “Numerical extraction of partial inductance of package reference (power/ground) planes,” in Proc 1995 IEEE Int Symp Electromagn Compat.,14–18 Aug.1995,pp.12–15 [4] Y Ji and T.H.Hubing, “On the modeling of a gapped power-bus structure using a hybrid FEM/MoM approach,” IEEE Trans Electromagn Compat.,vol.44,no.4,pp.566–569,Nov.2002 [5] W J R.Hoefer, “The transmission-line matrix method: Theory an dapplications,” IEEE Trans Microw Theory Tech., vol.33,no.10,pp.882–893,Oct.2011 [6] K Leeand A Barber,“Modeling and analysis of multichip module power 19 Supply planes,” IEEE Trans.Adv.Packag.,vol.18,no.4,pp.628–639, Nov.1995 [7] L D Smith, R Anderson, and T Roy, “Power plane SPICE models and Simulated performance for materials and geometries,” IEEE Trans Adv Packag., vol.24,no.3,pp.277–287,Aug.2001 [8] G.T Lei, R.W Techentin, and B.K.Gilbert, “ High-frequency characterization of power/ground-plane structures,” IEEE Trans.Microw.Theory Tech.,vol.47,no.5,pp.562–569,May1999 [9] N.Na, J Choi, S Chun, M Swaminatham, and J.Srinivasan, “Modeling And transient simulation of planes in electronic packages,” IEEE Trans Adv.Packag., vol.23,no.3,pp.340–352,Aug.2000 [10] O.M Ramahi, V Subramanian, and B Archambeault, “A simple finitedifference frequency-domain (FDFD) algorithm for analysis of switching noise in printed circuit boards and packages,” IEEE Trans.Adv.Packag., vol.26,no.2,pp.191–198,May2003 [11] A E Engin,K.Bharath, M Swaminathan, M Cases,B.Mutnury, N.Pham, D.N.deAraujo, and E.Matoglu, “Finite-difference modeling of noise coupling between power/ground planes in multi layered packages and boards,” in Proc 56thElectron Compon Technol.Conf., May2006, pp.1262–1267 [12] M SwaminathanandA E Engin, “Modeling of signal and power integrity in system on package applications,” in Proc.2007IEEEInt.Symp Electromagn.Compat., 13Jul.2007,pp.1–6 [13] J.Lee, M.D.Rotaru, M.K.Iyer, H.Kim, and J.Kim, “Analysis and suppression of SSN noise coupling between power/ground plane cavities through cutouts in multilayer packages and PCBs,” IEEE Trans.Adv Packag.,vol.28,no.2,pp.298– 309,May2005 [14] R.E.Collin, FieldTheoryofGuidedWaves NewYork/Piscataway, NJ: Wiley/IEEE Press,1990 [15] D.M.Pozar, Microwave Engineering, 2nded NewYork:Wiley, 1998, pp.237–240 [16] L.Zhang, B.Archambeault, S.Conner, J.L.Knighten, J.Fan, N W Smith, R Alexander, R E DuBroff, and J.L.Drewniak, “A circuit approach to model narrow slot structures in a powerbus,” in Proc.IEEE Int.Symp Electromagn Compat.,Aug.2004, pp.401–406 20 [17] Z.L.Wang, O.Wada, Y.Toyota, and R.Koga,“Modeling of gapped power Bus structures for isolation using cavity modes and segmentation,” IEEE Trans Electromagn.Compat., vol.47, no.2, pp.210–218,May2005 [18] IEEE, A E.Engin, K Bharath, M Swaminathan, K.Uriu, and T Yamada, “Efficient modeling of package power delivery networks with fringing fields and gap coupling in mixed signal systems,” in Proc Electr Perform Electron Packag., 2006IEEE,Oct.,pp.59–62 [19] Y.Jeong,A.C.W.Lu,L.L.Wai,W.Fan,B.K.Lok,H.Park,andJ.Kim, “Hybrid analytical modeling method for split power bus in multilayered package,” IEEE Trans Electromagn Compat.,vol.48,no.1,pp.82–94, Feb.2006 [20] C M Butler, Y Rahmat-Samii, and R Mittra, “ Electromagnetic penetration through apertures in conducting surfaces,” IEEE Trans.Antennas Propag.,vol.AP26,no.1,pp.82–93,Jan.1978 [21] W.Wallyn, D.DeZutter, and H.Rogier, “ Prediction of the shielding and Resonant behavior of multisection enclosures based on magnetic current modeling,” IEEE Trans Electromagn Compat.,vol.44,no.1,pp.130– 138,Feb.2002 [22] M.Li,J.Noebel,J.L.Drewniak,R.E.DuBroff,T.H.Hubing,andT.P.Van Doren,“EMI from airflow aperture arrays in shielding enclosures — Experiments, FDTD, and MoM modeling,” IEEE Trans.Electromagn Compat.,vol.42,no.3,pp.265– 275,Aug.2000 [23] T.Okoshi, Y.Uehara, and T Takeuchi,“ The segmentation method – an Approach to the analysis of microwave planar circuits,” IEEE Trans Microw.TheoryTech.,vol.24,no.10,pp.662–668,Oct.1976 [24] R.ChadhaandK C.Gupta,“ Segmentation Method Using Impedance Matrices For Analysis Of Planar Microwave Circuits,” IEEE Trans.Microw Theory Tech., vol.MTT-29, no.1,pp.71–74,Jan.1981 [25] R.Sorrentino, “ PlanarCircuits,waveguidemodels,andsegmentation method,” IEEE Trans.Microw Theory Tech., vol MTT-33,no.10, pp.1057– 1066,Oct.1985 21 [26] Z.L.Wang, O.Wada, Y.Toyota, and R.Koga, “ Convergence acceleration and accuracy improvement in power bus impedance calculation with a Fast algorithm using cavity modes,” IEEE Trans Electromagn Compat., vol.47,no.1,pp.2– 9,Feb.2005 [27] D.I WuandD C Chang, “A hybrid representation of the Green’s function In an overmoded rectangular cavity,” IEEE Trans Microw Theory Tech., vol 36,no.9, pp.1334–1342,Sep.1988 [28] F Marlianiand A Ciccolella, “ Computationally efficient expressions of The dyadic Green’s function for rectangular enclosures,” Progr Electromagn Res.,vol.PIER31, pp.195–223,2001 [29]A BorjiandS Safavi-Naemi,“ Fast convergent Green’s function in a rectangular enclosure,” in Proc Antennas Propag Soc.Int.Symp.,2003 IEEE,22– 27Jun.,vol.4,pp.950–953 [30] C.-T.Tai, “ Different representations of dyadic Green’s functions for a Rectangular cavity ,” IEEE Trans Microw Theory Tech.,vol.24,no.9, pp.597– 601,Sep.1976 [31] Y.Rahmat-Samii, “On the question of computation of the dyadic Green’s Function at the source region in waveguides and cavities,” IEEE Trans Microw TheoryTech., vol.23,no.9, pp.762–765, Sep.1975 [32] C.-T.Tai, Dyadic Green Functions in Electromagnetic Theory , 2nded.ed Piscataway, NJ:IEEEPress,1994 [33] M.-J.Park, J.Park, and S Nam,“ Efficient calculation of the Green’s Function for the rectangular cavity,” IEEE Microw GuidedWave Lett., vol.8,no.3,pp.124– 126,Mar.1998 Gang Feng đại học Tsinghua, Bắc Kinh, Trung Quốc trao B.S.E.E M.S.E.E vào năm 2000 2003 Ph.D kỹ sư điện tử Đại học khoa học kỹ thuật Missouri-Rolla, MO vào năm 2009 Từ năm 2003 đến năm 2004, kỹ sư phần mềm Công ty kỹ thuật H3C, Trung Quốc Vào tháng 10 năm 2009, vào làm Công ty trách nhiệm hữu hạn Research In Motion, Waterloo, ON, Canada, anh thực trở thành nhà thiết kế tương thích điện từ Các nghiên cứu anh bao gồm tính tồn vẹn tín 22 hiệu, mơ hình mạng truyền tải nguồn, EMC, tính tốn số học, đo đạc tần số Radio Jun Fan đại học Tsinghua, Bắc Kinh, Trung Quốc trao B.S M.S vào cá năm 1994 1997; nhận Ph.D kỹ sư điện tử từ đại học Missouri-Rolla, MO, vào năm 2000 Từ năm 2000 đến năm 2007, làm kỹ sư cố vấn cho công ty NCR, San diego, CA Vào tháng năm 2007, gia nhập Đại học khoa học kỹ thuật Missouri-Rolla, MO, nơi này, ông trở thành phụ tá cho giáo sử phịng thí nghiệm tương thích điện từ Các nghiên cứu ơng chủ yếu tính tồn vẹn tín hiệu, nhiễu điện từ hệ thống số tốc độ cao, giảm nhiễu bảng mạch in, tính khác biệt tín hiệu thiết kế cáp/đầu nối Giáo sư Fan Giáo sư đại học Hiệp hội tương thích điện từ IEEE từ năm 2006 đến 2008 Hiện làm giáo sư hiệp hội cố vấn kỹ thuật Ông nhận giải thưởng từ hiệp hội Tương thích điện từ IEEE vào tháng năm 2009 23 ... trở kháng mạng tính tốn cách sử dụng cơng thức phân tích suy từ hàm Green lỗ bảng mạch in Phương pháp tiếp cận đề xuất mở rộng phương pháp lỗ thơng thường để phân tích khớp nối theo chiều dọc thông... nhiên khoảng cách cấu trúc gây nên vấn đề tính tồn vẹn tín hiệu vấn đề nhiễu điện từ Trong báo này, phương pháp mở rộng khoảng hở phát triển để biển diễn nhiễu khớp nối gây khe cắm khe hở mặt phẳng... khe hở đề xuất đề phân tích nhiễu khớp nối thơng qua khe bus nguồn đa lớp, đạt với phương pháp lỗ hổng thông thường Hàm Green lỗ bảng mạch in hình chữ nhật suy phương pháp mở rộng hàm riêng Sử