ĐỒ ÁN MÔN HỌC MẠCH TÍCH HỢP TƯƠNG TỰ Đề tài Thiết kế bộ OTA dùng cấu hình Three Current Mirror

TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN TỬ ****** ĐỒ ÁN MƠN HỌC MẠCH TÍCH HỢP TƯƠNG TỰ Đề tài: Thiết kế OTA dùng cấu hình Three Current Mirror GV hướng dẫn: ThS Nguyễn Thị Hải Ninh Bộ môn: Kỹ thuật điện tử Nhóm thực hiện: Lớp: Nguyễn Tiến sỹ Ngô Hồng Quân 54KĐT.01 Thái Nguyên - 2021 KHOA ĐIỆN TỬ CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM BỘ MÔN KỸ THUẬT ĐIỆN TỬ Độc lập - Tự - Hạnh phúc PHIẾU GIAO ĐỀ TÀI ĐỒ ÁN MƠN HỌC THIẾT KẾ MẠCH TÍCH HỢP TƯƠNG TỰ Nhóm sinh viên: Nguyễn Tiến Sỹ - K185520207035 Ngô Hồng Quân – K185520207032 Lớp: 54KDT.01 Ngành: Kỹ thuật điện tử Tên đề tài : Thiết kế OTA sử dụng cấu hình Three Current Mirror Nội dung thực hiện: - Phân tích tìm hiểu tổng quan vai trò ý nghĩa OTA đời sống thực tiễn - Tìm hiểu nghiên cứu nguyên lý hoạt động OTA - Thiết kế OTA sử dụng cấu hình Three Current Mirror - Mơ OTA phần mềm cadence - Báo cáo đồ án Ngày giao nhiệm vụ: Ngày hoàn thành nhiệm vụ: TRƯỞNG BỘ MÔN GIÁO VIÊN HƯỚNG DẪN (Ký ghi rõ họ tên) (Ký ghi rõ họ tên) TS Nguyễn Phương Huy ThS Nguyễn Thị Hải Ninh NHẬN XÉT CỦA GIÁO VIÊN CHẤM ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ………………………………………………………………………………………… ……………………………………………………………………………… Thái Nguyên, ngày….tháng… năm 2021 GIÁO VIÊN CHẤM (Ký ghi rõ họ tên) KHOA ĐIỆN TỬ CỘNG HỒ XÃ HỘI CHỦ NGHĨA VIỆT NAM BỘ MƠN KỸ THUẬT ĐIỆN TỬ Độc lập - Tự - Hạnh phúc PHIẾU GHI ĐIỂM CHẤM ĐỒ ÁN MÔN HỌC Sinh viên: : Nguyễn Tiến Sỹ K185520207035 Ngô Hồng Quân K185520207032 Lớp: K54KĐT.01 Khoá: K54 Giáo viên hướng dẫn: Th.S Nguyễn Thị Hải Ninh Đề tài: Thiết kế OTA sử dụng cấu hình Three Current Mirror NHẬN XÉT CỦA CÁN BỘ CHẤM: Xếp loại: Điểm Thái Nguyên, ngày tháng năm 2021 Cán chấm (Ký ghi rõ họ tên) LỜI MỞ ĐẦU Công nghệ chế tạo mạch tích hợp đặt hạn chế mang lại hội cho kỹ sư thiết kế mạch Do đó, thiết kế chip bắt buộc tránh trở kháng lớn trở kháng trung bình, có sẵn nguồn dịng khơng đổi Tụ điện lớn, ta sử dụng cho việc ghép tầng tín hiệu dẫn tín hiệu tín hiệu khơng sẵn có chip Trừ linh kiện nằm ngồi vi mạch tích hợp Thậm chí, số lượng tụ điện phải giữ mức tối thiểu Tuy nhiên, tụ điện nhỏ, có đơn vị picofarad nhỏ picofarad lại dễ để chế tạo với cơng nghệ IC MOS kết hợp với khuếch đại MOS chuyển mạch MOS để thu khoảng rộng hàm xử lý tín hiệu, tương tự Như quy tắc chung, việc thiết kế mạch IC MOS người ta cần phải cố gắng thu nhiều chức mong muốn sử dụng transistor MOS cần thiết tụ MOS loại nhỏ Transistor MOS xếp theo kích thước; tức giá trị W L chọn lựa để phù hợp với phạm vi yêu cầu thiết kế rộng Ngoài ra, mảng transistor ghép với để thu khối mạch hợp khối mạch dịng điện đối xứng Xu hướng đóng gói lượng lớn linh kiện vi mạch IC làm giảm bớt kích thước linh kiện Năm 2003, người ta sử dụng cơng nghệ CMOS có khả tạo linh kiện với độ dài kênh tối thiểu 0.1μm Những linh kiện làm việc điện áp chiều gần 1V Khi linh kiện làm việc điện áp thấp, giúp giảm thiểu tiêu thụ cơng suất, đặt loạt thách thức với người thiết kế Ví dụ như, transistor MOS phải làm việc với điện áp vượt ngưỡng mở khoảng 0,2V Các mạch khuếch đại MOS mà ta nghiên cứu gần hoàn toàn thiết kế sử dụng hai dạng MOSFET NMOS PMOS – có cơng nghệ CMOS Như đề cập trước đây, CMOS công nghệ IC sử dụng rộng rãi với tương tự số kết hợp ứng dụng tương tự số Tuy nhiên, mạch tích hợp transistor lưỡng cực mang lại nhiều thú vị với kỹ sư thiết kế mạch điện tương tự Điều đặc biệt khối mạch đa chức năng, ví dụ transistor cao tần lắp bo mạch in Tương tự, mạch transistor lưỡng cực cung cấp dịng lớn sử dụng nhiều ứng dụng nay, cơng nghiệp tự động, độ tin cậy cao chúng điều kiện môi trường khắc nghiệt Cuối cùng, mạch lưỡng cực kết hợp với CMOS theo hướng sáng tạo thú vị Để thiết kế khuếch đại sinh học phù hợp với mức tiêu thụ điện cực thấp với thay đổi biên độ dao động, công nghệ cần thiết để thiết kế mạch khuếch đại sinh học Dựa tài liệu, cấu trúc OTA đối xứng hay cấu trúc gương dòng thực việc thiết kế khuếch đại sinh học để đạt công suất tiêu thụ cực thấp với khả chống ồn tốt Ngồi việc có đặc điểm tiêu thụ điện cực thấp tiếng ồn thấp, khuếch đại sinh học khuếch đại tín hiệu ECG lên mức nhận để xử lý tốt giai đoạn hệ thống phát Với thực đề tài: “ Thiết kế OTA sử dụng cấu hình Three Current Mirror ” chúng em mong muốn áp dụng kiến thức môn học học hỏi trình học tập phần để hiểu thêm kiến thức chuyên ngành liên quan Chúng em xin chân thành cảm ơn Cô Nguyễn Thị Hải Ninh tận tình dẫn giúp đỡ chúng em hoàn thành đồ án Chúng em gửi lời cảm ơn đến thầy cô Khoa Điện tử Bộ môn Kỹ thuật điện tử hỗ trợ tạo điều kiện để chúng em hoàn thành đồ án tốt Do điều kiện thời gian, kiến thức kinh nghiệm thân thân cịn hạn chế nên đồ án khơng thể tránh khỏi sai sót Vì vậy, chúng em mong nhận thơng cảm đóng góp thầy, bạn để đồ án hồn thiện Chúng em xin chân thành cảm ơn! Mục lục CHƯƠNG I TỔNG QUAN VỀ HỆ THỐNG .13 1.1 Đặt vấn đề 13 1.2 Khái niệm chung .13 1.3 Nguyên lý chung và các thông số bản 13 1.4 So sánh OTA và Op-amp 14 1.4.1 So sánh 14 1.4.2 Ứng dụng của OTA 15 1.5 Ý tưởng thiết kế và giải pháp 15 1.6 Tổng quan về gương dòng 17 1.7 Ứng dụng mạch gương dòng 22 1.8 Cấu hình Three Current Mirror 22 1.8.1 Khái niệm cấu hình Three current mirror .22 1.8.2 Một số công thức bản: 23 1.8.3 Chức 24 CHƯƠNG II THIẾT KẾ VÀ MÔ PHỎNG 24 1.1 Lựa chọn các thông số cho quá trình mô phỏng 24 1.1.1 Các thông số của Mosfet .25 1.1.2 Các thông số cho mạch schematic .25 1.1.3 Kết quả mô phỏng theo bài báo 26 1.2 MÔ PHỎNG TRÊN PHẦN MỀM CADENCE 27 1.2.1 Tính toán các thông số 27 1.2.2 Quá trình mô phỏng 28 1.2.3 Kết quả mô phỏng 38 CHƯƠNG III KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 50 Phụ lục hình ảnh CHƯƠNG I TỔNG QUAN VỀ HỆ THỐNG 1.1 Đặt vấn đề Hiện các thiết bị điện tử ngày càng được phát triển mạnh mẽ và nhân rộng, phủ khắp, phục vụ cho các nhu cầu bức thiết nhiều lĩnh vực đời sống Các thiết bị điện tử nói chung được cấu tạo từ nhiều linh kiện điện tử, linh kiện bán dẫn cấu thành nên các bộ phận, các khâu khác ghép lại để thực hiện được các chức mong muốn Trong Bảng hiển thị cấu trúc tương tự thường sử dụng để xây dựng tế bào tương tự Tên cấu trúc tương tự Sơ đồ mô tả Cổng S chung Cấu trúc nguồn chung (nguồn kết nối với nguồn cung cấp điện áp DC, đầu vào cổng đầu đầu cổng), chuyển đổi điện áp thành dòng điện Common drain Cấu trúc cổng chung (cổng kết nối với nguồn cung cấp điện áp DC, đầu vào cổng đầu đầu cực nguồn), chuyển đổi điện áp thành dòng điện theo dõi điện áp đơn giản Cấu trúc Cascode, sử dụng điện áp để chuyển đổi tại, giai đoạn nguồn cổng chung có trở kháng đầu cao Cascode Cấu trúc cascode gấp, sử dụng để chuyển đổi điện áp thành dòng điện biến thể giai đoạn cascode Cascode gấp Cặp vi sai Cấu trúc cặp vi sai, chuyển đổi điện áp đầu vào vi sai thành dòng điện Cấu trúc vi sai cascode Cấu trúc cặp vi sai mã hóa, chuyển đổi điện áp đầu vào vi sai thành dòng điện sử dụng làm biến thể cặp vi sai 10 Ứng dụng OTA sử dụng rộng rãi nhiều lĩnh vực, chủ yếu dùng lĩnh vực y tế Sử dụng thiết kế máy siêu âm, máy điện não, điện tim, điện cơ, 1.5 Ý tưởng thiết kế và giải pháp Hiện này có rất nhiều các công nghệ mới được đời phục vụ cho việc thiết kế các linh kiện ngày càng nhỏ gọn mà vẫn đảm bảo được hiệu làm việc cũng độ bền qua thời gian Các công nghệ sản xuất 180nm, 130nm, 90nm, 50nm,20nm, Với công nghệ sản xuất với kích thước càng nhỏ thì lượng tiêu tốn càng ít, tốc độ truyền càng nhanh Với đề tài của chúng em, chúng em sẽ lựa chọn thiết kế bộ OTA dựa công nghệ 130nm 130nm chính là kích thước của các MOSFET được sử dụng để cấu tạo nên bộ OTA, Với cấu hình Gương Dòng (Three Current Mirror) sử dụng MOSFET để cấu tạo nên bộ OTA, các thông số của MOSFET được thiết kế và lựa chọn dựa vào sở lý thuyết sau: OTA với cấu trúc liên kết đối xứng cân thực hệ thống phát tiềm sinh học độ dẫn lớn hơn, tốc độ biến đổi lớn băng thông khuếch đại (GBW) lớn tạo thời gian hoạt động OTA Thiết kế mạch xây dựng từ số gương dịng đóng vai trị hoạt động tải OTA đối xứng gọi OTA ba gương dịng cặp đầu vào vi sai bao gồm hai bóng bán dẫn NMOS Có biến tần tự thiên ba gương dịng đơn giản thông qua để phân cực biến tần mạch Mức tăng điện áp, AV OTA đối xứng đưa phương trình phương trình A v =B ( ) gm1 (1) gds + gds W W ( ) ( L L) B= = (2) W W ( L) (L) Băng thơng BW tính theo phương trình 3, BW = gm (3) π CL 15 Với C L điện dung tải tốc độ biến đổi, SR đưa theo phương trình 4, SR= I DC (4) CL Với I DC dòng phân cực Bộ khuếch đại sinh học thiết kế hoạt động vùng đảo ngược Bộ khuếch đại đối xứng có băng thơng khuếch đại 500 kHz tạo khoảng 300 mV / μs viết phương trình 5: SR=4 πnV T BW ≅ 600 mV BW (5) Trong n hệ số dốc Vì vậy, từ cơng thức trên, nói I DC SR tỷ lệ thuận với nêu BW gm phương trình I DC SR ∞ ( 6) GBW g m Do đó, để cải thiện tốc độ biến đổi khuếch đại mà không ảnh hưởng đến băng thông khuếch đại, dịng điện phân cực qua bóng bán dẫn khuếch đại sinh học phải tăng lên, tăng tổng mức tiêu thụ điện khuếch đại sinh học Do dựa lý thuyết OTA đối xứng, số kỹ thuật định phải áp dụng vào OTA để đảm bảo có thay đổi khuếch đại sinh học hiệu suất tốc độ biến đổi đạt băng thông với tổng mức tiêu thụ lượng khuếch đại sinh học OTA đối xứng thiết kế cách thay đổi kích thước bóng bán dẫn tầng đầu vào vi sai bậc gương dịng, đưa phương trình phương trình SM =¿ 16 SM =SM , SM 3=SM , SM 5=SM , SM =SM ( 8) Trong S kích thước bóng bán dẫn OTA Kỹ thuật thiết kế OTA đối xứng dễ thực giảm số lượng tham số thay đổi thành bốn chiều bóng bán dẫn dòng điện phân cực vào OTA Trong báo này, OTA đối xứng thiết kế với ba chất bán dẫn oxit kim loại bổ sung (CMOS) công nghệ 180nm, 130 nm 90 nm Mỗi OTA thiết kế 180nm, 130 nm 90nm sử dụng cấu trúc liên kết đối xứng kích thước bóng bán dẫn tính tốn trước Kích thước bóng bán dẫn tính tốn cẩn thận để đảm bảo có cân cân cơng suất tiêu thụ đạt OTA Hình cho thấy cấu trúc OTA đối xứng kích thước bóng bán dẫn thể Bảng Transitor Độ rộng kênh, W( μm) Chiều dài kênh, L( μm) M 1∧M 2 M 3∧M M 5∧M 6 M 6∧M 0.24 Bảng 1: Kích thước transitor OTA 1.6 Tổng quan về gương dòng Mối liên kết Q1 Q2 cung cấp dòng đầu I O liên hệ với dòng tham chiếu I REF tỷ lệ W L transistor Nói cách khác, quan hệ I O IREF xác định cấu tạo transistor Trong trường hợp đặc biệt transistor giống nhau, I o = IREF mạch điện đơn giản chép phản ánh lại dòng tham chiếu đầu Điều tạo mạch điện kết hợp Q1 Q2 có tên mạch gương dịng 17 Hình : Mạch sử dụng MOSFET tạo nguồn dòng Trung tâm mạch transistor Q 1, cực máng nối với cực cổng, khiến cho transistor phải làm việc chế độ bão hòa với: ( ) ' W I D1= k n ( V −V tn ) (1) L gs bỏ qua điều chế độ dài kênh Dòng cực máng Q cung cấp VDD thông qua điện trở R, hầu hết trường hợp nằm ngồi IC Vì dịng cổng không, I D =I REF= V DD −V GS (2) R dịng qua R coi dòng tham chiếu nguồn ký hiệu IREF Các phương trình (1) (2) sử dụng để xác định giá trị cần thiết cho R MOSFET Q2: Nó có VGS với Q1; đó, giả sử hoạt động trạng thái bão hịa dịng cực máng Io nguồn tại, ( ) W I D =I = k ' n ( V −V tn ) (3) L gs 18 Trong bỏ qua điều chế độ dài kênh Công thức (1) (3) cho phép liên hệ đầu Io với dòng tham chiếu IREF W ) I0 L = (4) I REF W ( ) L ( Để vận hành cách, đầu đầu ra, nghĩa cổng Q 2, phải kết nối với mạch điện để đảm bảo Q2 hoạt động trạng thái bão hòa Trong thiết kế mạch tích hợp tương tự (IC) mạch khuếch đại hoạt động, mạch phụ quan trọng sử dụng rộng rãi mach gương dòng Mạch gương dòng thực khuếch đại hoạt động phần tử thiên vị để khuếch tạo mức tăng điện áp AC cao Trong thiết kế đề xuất này, gương dòng đơn giản cấp nguồn cho tất bóng bán dẫn hoạt động tải hoạt động sử dụng tiêu thụ lượng so sánh với gương dòng cascade V DS 1=V GS (5) Mặt khác, V DS phảilớn V T sau: V DS ≥ V GS 2−V T 2( 6) Với điều kiện này, phương trình MOSFET chế độ bão hịa sau: ( )( ) I out W L1 λ V DS = 1+ (7) I ref W L2 λ V DS +)Ảnh hưởng Vo lên Io: mơ tả cho q trình làm việc nguồn dịng hình 6.1, ta giả thiết Q2 làm việc vùng bão hòa Điều cần thiết để Q2 cung cấp dòng điện đầu có giá trị khơng đổi.Q2 bão hòa, mạch điện phải thiết lập điện áp cực máng VO thỏa mãn quan hệ: V O≥V GS −V T Hay: V O≥V OV 19 (8) Dòng cực máng IO = IREF giá trị VOV làm cho hai linh kiện có VDS, tức là, VO = VGS Khi VO vượt giá trị này, IO tăng trở kháng ro2 Q2 tăng Điều thể hình 2, thể quan hệ IO VO Quan sát thấy Q2 làm việc VGS khơng đổi, đường cong hình đơn giản đường cong đặc tính iD −v DS Q2 v GS với giá trị VGS cụ thể RO = ΔV O ΔI O =r O = V A2 IO (9) Trong IO cho phương trình (3) VA2 điện áp Early Q2 Ngồi ra, với quy trình cơng nghệ cho trước, VA tỷ lệ với độ dài kênh transistor; đó, để thu giá trị trở kháng cao, nguồn dòng thường thiết kế sử dụng transistor với kênh có đội dài phù hợp Ta có dòng điện đầu IO sau: IO = ( (W / L)2 V O−V GS I REF 1+ (W / L)1 V A2 20 ) (10) Hình : Đặc tính đầu điện cực nguồn biến đổi Q2 tương ứng với Q1 +) Thông số hiệu suất Một số thông số rút từ OTA độ lợi, CMRR tiêu thụ điện Các tham số rút cách phân tích kết từ mô sử dụng để xác định mức độ hiệu suất OTA thiết kế +) Hệ số khuếch đại vòng hở Tỷ lệ thay đổi điện áp đầu so với thay đổi điện áp đầu vào OTA định nghĩa mức tăng DC vòng hở tính theo cơng thức: A D=20 log V PP(OUT) V PP (¿) (11) Độ lợi vòng hở gọi khuếch đại khuếch đại điện áp chế độ vi sai +) Độ lợi chế độ chung Tỷ lệ thay đổi điện áp đầu so với điện áp đầu vào hai điện áp đầu vào cung cấp vào OTA pha Nó cịn gọi khuếch đại điện áp chế độ chung tính cơng thức: 21 AC =20 log V PP(OUT) V PP(¿) (12) +) Tỷ số loại bỏ tín hiệu chế độ chung (CMRR) CMRR định nghĩa tỷ lệ khuếch đại chế độ vi sai so hệ số khuếch đại chế độ chung tính cơng thức: CMRR (dB)=20 log AD (13) AC Nó cịn gọi phép đo sử dụng để định lượng khả thiết bị điện tử từ loại bỏ tín hiệu chế độ chung Giá trị lý tưởng CMRR phải vô lớn giá trị hệ số khuếch đại chế độ chung hệ số khuếch đại chế độ vi sai cao tốt (theo thông số kỹ thuật) +) Sự tiêu thụ lượng Tiêu thụ điện OTA thực quan trọng cơng nghệ MOSFET đạt đến kích thước siêu nhỏ Sự cải tiến công nghệ MOSFET dẫn đến hiệu ứng ngắn kênh không mong muốn xảy bóng bán dẫn ảnh hưởng đến hiệu suất OTA theo cách xấu Một nguồn tiêu thụ lượng cao OTA dòng rò MOSFET Mức tiêu thụ lượng OTA thiết kế báo tính cơng thức: P=( I + I + I DC ) ( V DD +V SS ) (14) +) Hạn chế mạch gương dòng Mạch lý tưởng mạch thật, hai hoàn toàn khác nhau. Trong thực tế khơng có gọi hồn hảo hay lý tưởng. Tuy nhiên, trước hiểu hạn chế mạch gương dòng ứng dụng giới thực, người ta cần hiểu điện áp nguồn hành vi lý tưởng thực tế chúng Nguồn điện áp là thiết bị có khả cung cấp điện áp cố định ổn định cho tải. Trong thuật ngữ lý tưởng, nguồn điện áp cung cấp điện áp cố định liên tục mà không phụ thuộc vào dịng tải . Do đó, kết nối điện trở tải qua nguồn điện áp lý tưởng có điện áp ổn định cố định lần. Đây trường hợp nguồn điện áp giới thực. Trong thực tế nguồn điện áp pin, nguồn điện, vv cung cấp dịng điện vơ hạn vơ hạn cho phụ tải 22 Giống nguồn điện áp lý tưởng, không phân biệt điện áp đầu cực, nguồn cung cấp chấp nhận dịng điện. Nhưng giới thực, điện áp ảnh hưởng đến q trình phân phối khơng đổi Trong trường hợp mạch gương dòng, điện áp nguồn dòng lý tưởng. Nhưng thực tế, chúng có tiếng ồn, dung sai, gợn sóng điện áp đầu thay đổi. Tất điều ảnh hưởng đến đầu gương dịng Khơng điều này, mà mặt lý thuyết mạch gương lý tưởng, trở kháng AC chấp nhận vô hạn, trường hợp kịch giới thực. Mạch gương dịng thực tế có trở kháng hữu hạn. Ngoài việc thực mạch tạo ra điện dung ký sinh dẫn đến giới hạn tần số  1.6 Ứng dụng mạch gương dịng Có nhiều ứng dụng Mạch gương dịng lĩnh vực sản xuất mạch tích hợp. Nguồn dịng tham chiếu được tạo cách sử dụng mạch gương dòng. Bằng cách sử dụng kỹ thuật này, nhiều điểm tham chiếu tạo từ nguồn nhất. Do đó, thay đổi điểm tham chiếu thay đổi nguồn dòng phần khác mạch 1.7 Cấu hình Three Current Mirror 1.7.1 Khái niệm cấu hình Three current mirror Mạch gương dòng là mạch thiết kế để chép một hiện thơng qua một thiết bị hoạt động bằng cách kiểm sốt dòng điện thiết bị hoạt động mạch, giữ cho dịng điện khơng đổi sản lượng khơng phụ thuộc tải. Dịng điện "sao chép" có thể, đơi dịng tín hiệu khác nhau. Về mặt khái niệm, gương dòng lý tưởng đơn giản một bộ khuếch đại dịng ngược lý tưởng Hoặc bao gồm một nguồn dịng kiểm sốt (CCCS)  . Mạch three current mirors mạch gương dòng tầng minh họa hình 23 Hình 6: Mạch OTA sử dụng cấu hình three current mirror OTA thực cấu trúc liên kết gương dòng đối xứng Cấu trúc liên kết có số lợi thế; độ dẫn lớn hơn, tốc độ quay lớn băng thông khuếch đại lớn tạo trình khuếch đại OTA thiết kế từ số gương dòng hoạt động tải hoạt động cho Giai đoạn đầu vào OTA bao gồm hai NMOS cấu trúc cặp vi sai sau ba gương dòng đơn giản chế tạo để phân cực biến tần mạch OTA hình Mạch OTA thiết kế cách sửa kích thước cặp đầu vào vi sai gương dòng 1.7.2 Một số công thức bản: √ W Itail L1 BItal ( λn+ λp) Độ dẫn đầu ra: gout =g on+ g op = Độ hộ dẫn: Gm=Bgm 1=B K P n Hệ số khuếch đại: AV =Gm Rout = ω p 1= B gm = gon + g op g on+ g op CL 24 √ K Pn W Itail L1 λn+ λp ω p 2= g mp gm ≈ C Mp ( 1+ B ) C gsp Gm Băng thông: GBW = = CL √ B K Pn W Itail L1 CL BItal Tốc độ quay: SR= C L 1.7.3 Chức Chức tạo dòng điện chạy vào khỏi thiết bị đầu cuối đầu vào cách chép dòng điện thiết bị đầu ra. Một tính quan trọng gương dịng điện trở đầu tương đối cao giúp giữ cho dịng điện đầu khơng đổi điều kiện tải. Một tính khác gương dịng điện trở đầu vào tương đối thấp giúp giữ cho dòng điện đầu vào không đổi điều kiện ổ đĩa  Dịng điện 'sao chép' thường dịng tín hiệu khác nhau. Gương dịng thường sử dụng để cung cấp dòng điện phân cực tải hoạt động giai đoạn khuếch đại Nó sử dụng để mơ hình hóa nguồn dịng thực tế (vì nguồn dịng lý tưởng khơng tồn tại) CHƯƠNG II THIẾT KẾ VÀ MƠ PHỎNG 1.1 Lựa chọn các thông số cho quá trình mô phỏng Các thông số mạch được lựa chọn và tính toán dựa bài báo: Comparative study of symmetrical OTA performance in 180 nm, 130 nm and 90 nm CMOS technology Từ Tạp chí Kỹ Thuật Điện và Khoa học Máy tính của Indonesia Dựa vào các công nghệ đã được thực hiện thiết kế và mô phỏng được trình bày bài báo Nhóm chúng em đã lựa chọn công nghệ 130nm để thực hiện thiết kế và mô phỏng lại Trong quá trình mô phỏng kết quả mô phỏng có thể có sai lệch bài báo nhiều lí cả chủ quan lẫn khách quan khác phần mềm, sai sót quá trình cài đặt thông số v.v Khi thực hiện bằng phần mềm Cadence để mô phỏng mạch dùng công nghệ 130nm không có sẵn công nghệ công nghệ 90nm được tích hợp sẵn phần mềm và công nghệ 90nm đã được hướng dẫn quá trình thực hành môn học học kỳ Nhóm em đã 25 nghiên cứu và tìm kiếm được công nghệ 130nm để thiết kế và đã thực hiện thêm công nghệ vào phần mềm, tất cả các thông số của MOSFET, 1.1.1 Các thông số của Mosfet Hình 7: Cấu hình Three Current Mirror TÊN MOSFET ĐỘ RỘNG KÊNH, W(um) CHIỀU DÀI KÊNH, L (um) NMOS M1,M2 PMOS M3,M4 PMOS M5,M6 NMOS M7,M8 0,24 Bảng 2: Lựa chọn các thông số cho MOSFET 1.1.2 Các thông số cho mạch schematic 26 VDD        VSS  Từ -0,6V đén -0,9V Tụ C  2p F Vin+ Vin- Vo = 0v Va = 1mv Tần số: 250Hz Vo = 0v Va = - 1mv Tần số: 250Hz Từ 0,6V đến 0,9V Bảng 3: Các thông số cho mạch Schematic OTA Hình 8: Mạch Schematic OTA 1.1.3 Kết quả mô phỏng theo bài báo OTA Điện áp nguồn Hệ số KĐ (dB) Công suất trung bình 130nm ±0,9V 55,9 51,09 ±0,8V 55,2 45,69 ±0,7V 54,3 40,29 ±0,6V 52,3 34,90 Bảng 4: So sánh các thông số đầu thay đổi VDC 27 Hình 9: Kết quả Vin+, Vin- và Vuot Hình 10: Đồ thị biên tần của OTA 130nm ở chế độ AC 130nm OTA Bias Current Hệ số Khuếch đại(dB) Công suất trung bình(uW) 56,5 40,73 57,1 30,41 57,9 20,14 58,8 9,966 Bảng 5: So sánh kết quả với dòng vào thay đởi 1.2 MƠ PHỎNG TRÊN PHẦN MỀM CADENCE Tính toán các thông số (1) Hệ số Khuếch đại: Av =B( Gm )= Gds5+Gds 28 Trong đó B là được tính sau: B= (W /L) (W /L)3 = 0,24 = 0,08 (2) The gain Banwich: GBW = B( Gm )= πCL (3) Srew late SR = B(IDC/CL) = Ta có: SM1 = (W/L)1 SM1 = SM2, SM3 = SM4, SM5 = SM6, SM7 = SM8 29 ... ĐIỆN TỬ CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM BỘ MÔN KỸ THUẬT ĐIỆN TỬ Độc lập - Tự - Hạnh phúc PHIẾU GIAO ĐỀ TÀI ĐỒ ÁN MƠN HỌC THIẾT KẾ MẠCH TÍCH HỢP TƯƠNG TỰ Nhóm sinh viên: Nguyễn Tiến Sỹ - K185520207035... nguyên lý hoạt động OTA - Thiết kế OTA sử dụng cấu hình Three Current Mirror - Mơ OTA phần mềm cadence - Báo cáo đồ án Ngày giao nhiệm vụ: Ngày hoàn thành nhiệm vụ: TRƯỞNG BỘ MÔN GIÁO VIÊN HƯỚNG... tháng năm 2021 Cán chấm (Ký ghi rõ họ tên) LỜI MỞ ĐẦU Công nghệ chế tạo mạch tích hợp đặt hạn chế mang lại hội cho kỹ sư thiết kế mạch Do đó, thiết kế chip bắt buộc tránh trở kháng lớn trở kháng