Bài giảng Kiến trúc máy tính và hệ điều hành: bài 7 giới thiệu nội dung về bộ nhớ trong. Tổng quan về hệ thống bộ nhớ máy tính, Phân cấp bộ nhớ: bộ nhớ chính, bộ nhớ cache. Kính mời quý đọc giả tham khảo nội dung chi tiết.
ng c om BÀI Nguyễn Hồng Sơn Khoa CNTT, PTITHCM cu u du o ng th an co BỘ NHỚ TRONG 1/44 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Tổng quan hệ thống nhớ máy tính Đặc trưng hệ thống nhớ cu u du o ng th an co ng Vị trí: hay ngoài, CPU Dung lượng: kích thước từ nhớ, số lượng từ nhớ Đơn vị truyền tải: từ hay khối Phương pháp truy xuất: truy xuất tuần tự, truy xuất trực tiếp, truy xuất ngẫu nhiên, truy xuất liên kết (cache) Hiệu suất: thời gian truy xuất, tốc độ truyền, chu kỳ Dạng vật lý: bán dẫn hay băng từ Đặc tính vật lý: thay đổi/không thay đổi, xóa được/không thể xóa Tổ chức nhớ: xếp vật lý bit để hình thành từ CuuDuongThanCong.com https://fb.com/tailieudientucntt th an co Thanh ghi cache du o ng Main memory u Disk cache cu c om ng Phân cấp nhớ -Giảm giá thành -Dung lượng tăng -Thời gian truy xuất tăng -Tần suất truy xuất CPU giảm Đóa từ Băng từ Đóa quang CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Bộ nhớ chính_các loại nhớ bán dẫn ng RAM (Random Access Memory) an co RAM động: làm từ tụ điện, cần làm tươi, mật độ cao RAM tónh: làm flip-flop, nhanh ng th ROM (Read Only Memory) cu u du o PROM (Programmable ROM) EPROM(Erasable PROM) EEPROM (Electrically EPROM) Flash Memory: lập trình lại nhanh, mật độ cao, xóa điện cần vài giây CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Bộ nhớ chính_tổ chức nhớ co ng Cell nhớ phần tử có thuộc tính: cu u du o ng th an Hai trạng thái: Có thể cài đặt trạng thái, hoạt động ghi Có thể đọc trạng thái, hoạt động đọc CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Điều khiển Data vào du o u Ghi ng Cell cu Choïn th an co ng Điều khiển Chọn Cell Data Đọc CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Bộ nhớ chính_chip logic cu u du o ng th an co ng Mỗi chip gồm dãy cell nhớ Dãy tổ chức thành W từ B bit (vd: 16_Mbit chip tổ chức từ 1M từ 16 bit) 1bit chip: data đọc ghi lần bit CuuDuongThanCong.com https://fb.com/tailieudientucntt RAS CAS WE OE ng c om Định thời điều khiển du o cu A1 Đệm địa hàng A10 Dãy nhớ 2048x2048 u A0 Giải mã hàng ng MUX th an co Bộ đếm làm tươi Đệm địa cột Bộ khuếch đại cổng I/O Đệm nhập D1 D2 D3 Đệm xuất D4 Giải mã cột CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om ng co an th ng du o u cu CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Bộ nhớ chính_chip logic cu u du o ng th an co ng RAS (row address select), CAS (column address select) Hàng kết nối đến ngõ Chọn (select) cell Cột kết nối đến ngõ vào/ra data Số đường địa cần = log2W 10 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Ánh xạ liên kết toàn bộ… cu u du o ng th an co ng Để xác định khối có cache hay không, logic điều khiển cache phải kiểm tra tag line => mạch thực kiểm tra phức tạp Linh hoạt chọn block để thay đọc block vào cache => thiết kế thuật toán thay để tối đa hệ số tìm thấy 30 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Ánh xạ liên kết nhóm (set associative mapping) cu u du o ng th an co ng Dung hòa ưu điểm hai phương pháp Toàn cache chia thành v nhóm, nhóm có k line Phép ánh xạ sau: c=v.k i=j modulo v i: số nhóm cache j: số khối nhớ c: tổng soá line cache CuuDuongThanCong.com https://fb.com/tailieudientucntt 31 .c om Ánh xạ liên kết nhóm (tt) th ng du o Tag Nhóm Từ an co ng Khối Bj ánh xạ vào line nhóm i Địa nhớ có ba phần: cu u d bit có 2d nhóm, s-d số bit phần tag Như nhớ chia thành 2s khối 32 CuuDuongThanCong.com https://fb.com/tailieudientucntt Ánh xạ liên kết nhóm… Bộ nhớ s+w B0 Cache s-d d w ng th s-d w Bj u Nhóm F2K-1 s-d Không coù cache s+w FK-1 FK+i cu Coù cache Nhóm FK du o So sánh F1 ng từ co nhóm F0 an tag Nội dung Địa nhớ B1 c om line Tag C-1 33 CuuDuongThanCong.com https://fb.com/tailieudientucntt cu u du o ng th an co ng c om Ví dụ line/nhóm (two way associative mapping) 34 CuuDuongThanCong.com https://fb.com/tailieudientucntt cu u du o ng th an co ng Least-recently used FIFO Least-frequently used Random c om Thuật toán thay 35 CuuDuongThanCong.com https://fb.com/tailieudientucntt ng Hai vấn đề c om Chính sách ghi từ nhớ không từ cache không ng th an co Thay đổi từ cache hợp lệ Thay đổi từ nhớ hợp lệ du o Kỹ thuật ghi cu u Write througth Write back : duøng UPDATE bit 36 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Chính sách ghi… co ng Tổ chức bus với nhiều thiết bị (bộ xử lý) có cache riêng dùng chung main memory vấn đề Cache coherency system cu u du o ng th an Bus watching with Write Througth: điều khiển cache giám sát đường địa để phát hoạt động nhớ với bus master khác, có ghi vào vị trí nhớ mà line cache có chứa điều khiển đặt line vào trạng thái bất hợp lệ Hardware Transparency: bổ sung phần cứng để đảm bảo cập nhật nhớ thông báo với tất cache No-cachable memory: phần nhớ chia sẻ cho nhiều xử lý (thiết bị) Không copy phần nhớ chia sẻ vào cache 37 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Kích thước khối cu u du o ng th an co ng Khi khối bắt đầu gia tăng kích thước từ nhỏ đến lớn Thoạt đầu hit ratio tăng, kích thước khối lớn đến mức hit ratio lại giảm Khối lớn số line giảm Khi khối lớn từ thêm vào trở nên xa với từ tham chiếu tham chiếu tương lai gần Quan hệ kích thước khối hit ratio phức tạp, khó tìm xác quan hệ hit ratio tối ưu 38 CuuDuongThanCong.com https://fb.com/tailieudientucntt ng Cache đơn c om Số lượng cache du o ng th an co On-chip cache (internal cache): Cache nằm chip với CPU Off-chip cache (external cache) : Cache đọc qua external bus cu u Cache hai mức: dùng hai loại internal cache_L1 external cache _L2 (thường dùng SRAM) 39 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om ng co an th ng du o u cu 40 CuuDuongThanCong.com https://fb.com/tailieudientucntt ng Hợp c om Số lượng cache… Tách biệt du o ng th an co Khi xuất on-chip cache, nhiều thiết kế dùng cache để chứa data instruction Có hit ratio cao, có điều kiện làm việc theo Databound hay Instruction-bound Đơn giản cho thiết kế thực cu u Những thiết kế gần chia cache thành hai phần: chứa data chứa insruction Hỗ trợ xử lý song song, pipelining thị Ngăn chặn tranh chấp xử lý thị đơn vị thực thi CuuDuongThanCong.com https://fb.com/tailieudientucntt 41 .c om Điều khiển cache ng th an co ng Cache bên điều khiển hai bit ghi điều khiển, gọi CD (cache disable) NW (not write-througth) Có hai thị cu u du o INVD: hủy bỏ nội dung cache báo cho cache WBINVD: có chức tương tự báo cho cache thực ghi vào nhớ khối hiệu chỉnh 42 CuuDuongThanCong.com https://fb.com/tailieudientucntt cu u du o ng th an co ng c om Sơ đồ cache Pentium IV 43 CuuDuongThanCong.com https://fb.com/tailieudientucntt cu u du o ng th an co ng c om Sơ đồ cache PowerPC G5 44 CuuDuongThanCong.com https://fb.com/tailieudientucntt ... Ánh xạ trực tiếp… cu u du o ng th an co ng Cache line Các khối nhớ gán 0,c,…,2s-c 1,c+1,…,2s-c+1 c-1 c-1,2c-1,….,2s-1 24 CuuDuongThanCong.com https://fb.com/tailieudientucntt .c om Ánh xạ trực... s+w B0 Cache s-d d w ng th s-d w Bj u Nhóm F2K-1 s-d Không có cache s+w FK-1 FK+i cu Coù cache Nhoùm FK du o So sánh F1 ng từ co nhóm F0 an tag Nội dung Địa nhớ B1 c om line Tag C-1 33 CuuDuongThanCong.com....c om Tổng quan hệ thống nhớ máy tính Đặc trưng hệ thống nhớ cu u du o ng th an co ng Vị trí: hay ngoài, CPU Dung lượng: kích thước