ĐIỀU KHIỂN LOGIC VÀ PLC. TS.Nguyễn Như Hiền. TS.Nguyễn Mạnh Tùng

TS NGUYỄN NHƯ HIỀN, TS NGUYỄN MẠNH TÙNG ĐIỀU KHIỂN LOGIC VÀ PLC Sách chuyên khảo dùng cho đào tạo Đại học Sau đại học ngành Điều khiển & Tự động hoá NHÀ XUẤT BẢN KHOA HỌC TỰ NHIÊN VÀ CÔNG NGHỆ HÀ NỘI - 2007 MỤC LỤC Nội dung Trang CHƯƠNG : LÝ THUYẾT CƠ SỞ §1.1 Những khái niệm §1.2 Các phương pháp biểu diễn hàm logic §1.3 Các phương pháp tối thiểu hoá hàm logic 11 §1.4 Các hệ mạch logic 15 §1.5 Grafcet - để mơ tả mạch trình tự công nghiệp 17 CHƯƠNG 2: MỘT SỐ ỨNG DỤNG MẠCH LOGIC TRONG ĐIỀU KHIỂN §2.l Các thiết bị điều khiển 27 §2.2 Các sơ đồ khống chế động rơto lồng sóc 28 §2.3 Các sơ đồ khống chế động không đồng rôto dây quấn 32 §2.4 Khống chế động điện chiều 34 CHƯƠNG 3: LÝ LUẬN CHUNG VỀ ĐIỀU KHIỂN LOGIC LẬP TRÌNH PLC §3.1 Mở đầu 36 §3.2 Các thành phần PLC 37 §3.3 Các vấn đề lập trình 41 §3.4 Đánh giá ưu nhược điểm PLC 47 CHƯƠNG 4: BỘ ĐIỀU KHIỂN PLC – CPM1A §4.l Cấu hình cứng 49 §4.2 Ghép nối 53 §4.3 Ngơn ngữ lập trình 54 CHƯƠNG 5: BỘ ĐIỀU KHIỂN PLC - S5 §5.l Cấu tạo họ PLC Step5 58 §5.2 Địa gán địa 59 §5.3 Vùng đối tượng 61 §5.4 Cấu trúc chương trình S5 62 §5.5 Bảng lệnh S5 - 95U 63 §5.6 Cú pháp số lệnh S5 64 CHƯƠNG 6: BỘ ĐIỀU KHIỂN PLC - S7-20 §6.1 Cấu hình cứng 74 §6.2 Cấu trúc nhớ 77 §6.3 Chương trình S7-200 79 §6.4 Lập trình số lệnh S7-200 80 CHƯƠNG 7: BỘ ĐIỀU KHIỂN PLC - S7-300 §7.l Cấu hình cứng 83 §7.2 Vùng đối tượng 86 §7.3 Ngơn ngữ lập trình 88 §7.4 Lập trình số lệnh 89 PHỤ LỤC CÁC PHẦN MỀM LẬP TRÌNH PLC Tập trình cho OMRON 98 Lập trình cho PLC - S5 105 Lập trình cho PLC - S7200 111 Lập trình cho PLC - S7-300 116 PHỤ LỤC BẢNG LỆNH CỦA CÁC PHẦN MỀM PLC BẢNG LỆNH CỦA PLC CPM1A 121 BẢNG LỆNH CỦA PLC - S5 125 BẢNG LỆNH CỦA PLC - S7-200 128 BẢNG LỆNH CỦA PLC S7-300 135 TÀI LIỆU THAM KHẢO PHẦN : LOGIC HAI TRẠNG THÁI VÀ ỨNG DỤNG CHƯƠNG : LÝ THUYẾT CƠ SỞ §1.1 Những khái niệm Khái niệm logic hai trạng thái Trong sống vật tượng thường biểu diễn hai trạng thái đối lập, thông qua hai trạng thái đối lập rõ rệt người nhận thức vật tượng cách nhanh chóng cách phân biệt hai trạng thái Chẳng hạn nói nước bẩn, giá đắt rẻ, nước sôi không sôi, học sinh học giỏi dốt, kết tốt xấu Trong kỹ thuật, đặc biệt kỹ thuật điện điều khiển, thường có khái niệm hai trạng thái: đóng cắt đóng điện cắt điện, đóng máy ngừng máy Trong toán học, để lượng hoá hai trạng thái đối lập vật tượng người ta dùng hai giá trị: Giá trị hàm ý đặc trưng cho trạng thái vật tượng, giá trị đặc trưng cho trạng thái đối lập vật tượng Gọi giá trị giá trị logic Các nhà bác học xây dựng sở toán học để tính tốn hàm biến lấy hai giá trị này, hàm biến gọi hàm biến logic, sở tốn học để tính tốn hàm biến logic gọi đại số logic Đại số logic có tên đại số Boole lấy tên nhà tốn học có cơng đầu việc xây dựng nên cơng cụ đại số Đại số logic cơng cụ tốn học để phân tích tổng hợp hệ thống thiết bị mạch số Nó nghiên cứu mối quan hệ biến số trạng thái logic Kết nghiên cứu thể hàm trạng thái nhận hai giá trị Các hàm logic Một hàm y = f(x1, x2, …xn) với biến x1, x2, xn nhận hai giá trị: hàm y nhận hai giá trị: gọi hàm logic Hàm logic biến: y = f(x) Với biến x nhận hai giá trị: 1, nên hàm y có khả hay thường gọi hàm yo, y1, y2, y3 khả ký hiệu mạch rơle điện tử hàm biến bảng 1.1 Bảng 1.1 Trong hàm hai hàm yo y3 ln có giá trị khơng đổi nên quan tâm, thường xét hai hàm y1 y2 Hàm logic hai biến y = f (x1, x2) Với hai biến logic x1, x2 biến nhận hai giá trị 1, có 16 tổ hợp logic tạo thành 16 hàm Các hàm thể bảng 1.2 Bảng 1.2 Các hàm đối xứng qua trục nằm giữa bảng 1.2 là: y7 y8, nghĩa Hàm logic n biến y = f (x1, x2, …xn ) Với hàm logic n biến, biến nhận hai giá trị nên với hàm logic n biến có 2n tổ hợp biến, tổ hợp biến lại nhận hai giá trị 1, số hàm logic tổng 22 Do đó, với biến có khả tạo hàm, với biến có 16 khả tạo hàm, với biến có 256 khả tạo hàm Như vậy, số biến tăng số hàm có khả tạo thành lớn Trong tất hàm tạo thành đặc biệt ý đến hai loại hàm hàm tổng chuẩn hàm tích chuẩn Hàm tổng chuẩn hàm chứa tổng tích mà tích có đủ tất biến hàm Hàm tích chuẩn hàm chứa tích tổng mà tổng có đủ tất biến hàm Các phép tính Người ta xây dựng ba phép tính biến logic là: Phép phủ định (đảo): ký hiệu dấu "-" phía ký hiệu biến Phép cộng (tuyển): ký hiệu dấu "+" (song song) Phép nhân (hội): ký hiệu dấu "." (nối tiếp) Tính chất số hệ thức 4.1 Các tính chất Tính chất đại số logic thể bốn luật là: luật hoán vị, luật kết hợp, luật phân phối luật nghịch đảo + Luật hoán vị: x1 + x2 = x2 + x1 + Luật kết hợp: x1 + x2 + x3 = (x1 + x2 ) + x3 = x1 + (x2 + x3 ) x1.x2.x3 = (x1.x2).x3 = x1.(x2.x3) + Luật phân phối: (x1 + x2).x3 = x1.x3 + x2.x3 x1 + x2.x3 = (x1+x2) (x1+x3) Có thể minh hoạ để kiểm chứng tính đắn luật phân phối cách lập bảng 1.3 Bảng 1.3 x1 0 0 1 1 x2 0 1 0 1 x3 (x1+x2) (x1 +x3) 0 0 1 1 1 1 x1 + x2.x3 0 1 1 Luật phân phối thể qua sơ đồ rơle hình 1.1 : Hình 1.1 Thể luật phân phối + Luật nghịch đảo: Cũng minh hoạ tính đắn luật nghịch đảo cách thành lập bảng 1.4 Bảng 1.4 Luật nghịch đảo thể qua mạch rơle hình 1.2: Luật nghịch đảo tổng quát thể định lý De Morgan: 4.2 Các hệ thức Một số hệ thức thường dùng đại số logic cho bảng 1.5 Bảng 1.5 §1.2 Các phương pháp biểu diễn hàm logic Có thể biểu diễn hàm logic theo bốn cách là: biểu diễn bảng trạng thái, biểu diễn phương pháp hình học, biểu diễn biểu thức đại số, biểu diễn bảng Karnaugh (bìa Canơ) Phương pháp biểu diễn bảng trạng thái Ở phương pháp giá trị hàm trình bày bảng Nếu hàm có n biến bảng có n + cột (n cột cho biến cột cho hàm) 2n hàng tương ứng với 2n tổ hợp biến Bảng thường gọi bảng trạng thái hay bảng chân lý Ví dụ: Một hàm biến y = f(x1, x2, x3) với giá trị hàm cho trước biểu diễn thành bảng 1.6: Bảng 1.6 TT tổ hợp biến x1 0 0 1 1 x2 0 1 0 1 x3 1 1 y 1 0 Ưu điểm phương pháp biểu diễn bảng dễ nhìn, nhầm lẫn, nhược điểm cồng kềnh, đặc biệt số biến lớn Phương pháp biểu diễn hình học Với phương pháp hình học hàm n biến biểu diễn không gian n chiều, tổ hợp biến biểu diễn thành điểm không gian, phương pháp phức tạp số biến lớn nên thường dùng Phương pháp biểu diễn biểu thức đại số Người ta chứng minh rằng, hàm logic n biến biểu diễn thành hàm tổng chuẩn đầy đủ tích chuẩn đầy đủ Cách viết hàm dạng tổng chuẩn đầy đủ - Hàm tổng chuẩn đầy đủ quan tâm đến tổ hợp biến mà hàm có giá trị Số lần hàm số tích tổ hợp biến - Trong tích, biến có giá trị giữ ngun, cịn biến có giá trị lấy giá trị đảo; nghĩa xi = biểu thức tích viết xi, cịn xi =0 biểu thức tích viết xi Các tích cịn gọi mintec ký hiệu m - Hàm tổng chuẩn đầy đủ tổng tích Ví dụ: Với hàm ba biến bảng 1.6 trên, có hàm dạng tổng chuẩn đầy đủ là: Cách viết hàm dạng tích chuẩn đầy đủ - Hàm tích chuẩn đầy đủ quan tâm đến tổ hợp biến mà hàm có giá trị Số lần hàm khơng số tổng tổ hợp biến Trong tổng biến có giá trị giữ ngun, cịn biến có giá trị lấy đảo; nghĩa xi = biểu thức tổng viết xi, cịn xi = biểu thức tổng viết xi Các tổng gọi tên Maxtec ký hiệu M - Hàm tích chuẩn đầu đủ tích tổng Ví dụ: Với hàm ba biến bảng 1.6 trên, có hàm dạng tích chuẩn đầy đủ là: Phương pháp biểu diễn bỏng Karnaugh (bìa canơ) Ngun tắc xây dựng bảng Karnaugh là: - Để biểu diễn hàm logic n biến cần thành lập bảng có 2n ơ, tương ứng với tổ hợp biến Đánh số thứ tự ô bảng tương ứng với thứ tự tổ hợp biến - Các ô cạnh đối xứng cho phép khác giá trị biến - Trong ô ghi giá trị hàm tương ứng với giá trị tổ hợp biến Ví dụ l: Bảng Karnaugh cho hàm ba biến bảng 1.6 bảng 1.7 sau: Ví dụ 2: Bảng Karnaugh cho hàm bốn biến bảng 1.8 sau: 10 §1.3 Các phương pháp tối thiểu hoá hàm logic Trong trình phân tích tổng hợp mạch logic, phải quan tâm đến vấn đề tối thiểu hoá hàm logic Bởi vì, giá trị hàm logic có nhiều hàm khác nhau, nhiều cách biểu diễn khác tồn cách biểu diễn gọn nhất, tối ưu số biến số số hạng hay thừa số gọi dạng tối thiểu Việc tối thiểu hoá hàm logic đưa chúng từ dạng dạng tối thiểu Tối thiểu hoá hàm logic mang ý nghĩa kinh tế kỹ thuật lớn, đặc biệt tổng hợp mạch logic phức tạp Khi chọn sơ đồ tối giản có số biến (thiết bị) kết nối (thiết bị) tối giản, giảm chi phí vật tư giảm đáng kể xác suất hỏng hóc số phần tử nhiều Ví dụ: Hai sơ đồ hình 1.3a hình 1.3b có chức nhau, sơ đồ a số tiếp điểm cần 3, đồng thời cần thêm rơle trung gian p, sơ đồ b cần tiếp điểm, khơng cần rơle trung gian Thực chất việc tối thiểu hoá hàm logic tìm dạng biểu diễn đại số đơn giản hàm thường có hai nhóm phương pháp là: - Phương pháp biến đổi đại số - Phương pháp dùng thuật toán Phương pháp tối thiểu hoá hàm logic biến đổi đại số Ở phương pháp cần dựa vào tính chất hệ thức đại số Boole để thực tối giản hàm logic Nhưng tính trực quan phương pháp nên nhiều kết đưa không khẳng định rõ tối thiểu hay chưa Như vậy, phương pháp chặt chẽ cho q trình tối thiểu hố Ví dụ: Cho hàm Phương pháp tối thiểu hoá hàm logic dùng thuật toán Phương pháp dùng bảng Karnaugh Đây phương pháp thông dụng đơn giản nhất, tiến hành với hệ có số biến n ≤ Ở phương pháp cần quan sát xử lý trực tiếp bảng Karnaugh 11 Quy tắc phương pháp là: có 2n có giá trị nằm kề hợp thành khối vuông hay chữ nhật thay 2n ô lớn với số lượng biến giảm n lần Như vậy, chất phương pháp tìm kề chứa giá trị (các ô có giá trị hàm không xác định gán cho giá trị 1) cho lập thành hình vng hay chữ nhật lớn tốt Các biến nằm khu vực bị loại bỏ biến có giá trị biến đổi, biến dùng biến có giá trị khơng biến đổi (chỉ l) Quy lắc áp dụng theo thứ tự giảm dần độ lớn ô, cho cuối tồn chứa giá trị bao phủ Cũng tiến hành tối thiểu theo giá trị hàm số lượng nhiều so với giá trị 1, lúc hàm hàm phủ định Ví dụ: Tối thiểu hàm + Lập bảng Karnaugh bảng 1.9 Bảng Karnaugh có biến với mintec có giá trị Bảng 1.9 +Tìm nhóm (hình chữ nhật) chứa có giá trị 1, hai nhóm, nhóm A nhóm B + Loại bớt biến nhóm: Nhóm A có biến z = khơng đổi giữ lại cịn hai biến x y thay đổi theo cột mintec A biến z: A = z Nhóm B có biến x z thay đổi, cịn biến y khơng đổi mintec B biến y : B = y Kết tối thiểu hoá là: f = a+b = z+y Phương pháp Quine Mc Cluskey Đây phương pháp có tính tổng qt, cho phép tối thiểu hố hàm logic với số lượng biến lớn a Một số định nghĩa + Đỉnh: tích chứa đầy đủ biến hàm, hàm có n biến đỉnh tích n biến Đỉnh đỉnh mà hàm có giá trị Đỉnh đỉnh mà hàm có giá trị 12 Đỉnh khơng xác định đỉnh mà hàm lấy hai giá trí + Tích cực tiểu: tích có số biến cực tiểu để hàm có giá trị khơng xác định + Tích quan trọng: tích cực tiểu mà giá trị hàm tích b Tối thiểu hố phương pháp Quine Mc Cluskey Để rõ phương pháp xét ví dụ minh hoạ, tối thiểu hoá hàm f(x1,x2,x3,x4) Với Các đỉnh L = 2, 3, 7, 12, 14, 15 đỉnh có giá trị hàm khơng xác định N = 6, 13 Các bước tiến hành sau: Bước 1: Tìm tích cực tiểu • Lập bảng biểu diễn giá trị hàm giá trị không xác định ứng với mã nhị phân biến theo thứ tự số số tăng dần (bảng 1.10a • Xếp thành nhóm theo số lượng chữ số với thứ tự tăng dần (bảng 1.10b có nhóm: nhóm có số chứa chữ số ; nhóm gồm số chứa chữ số ; nhóm gồm số chứa chữ số 1, nhóm có số chứa chữ số 1) • So sánh tổ hợp thứ i với tổ hợp thứ i + 1, hai tổ hợp khác cột kết hợp tổ hợp thành tổ hợp mới, đồng thời thay cột số khác tổ hợp cũ gạch ngang (-) đánh dấu v vào hai tổ hợp cũ (bảng 1.10c) Về sở toán học, để thu gọn tổ hợp dùng tính chất: • • Cứ tiếp tục c ơng việc, từ bảng 1.10c chọn tổ hợp khác chữ số có vị trí gạch ngang (-) cột, nghĩa có biến vừa giản ước bảng 1.10c, có bảng 1.10d Bảng 1.10 a Số thập phân Cơ số x1x2x3x4 0010 0011 6* 12 13 * 14 15 0110 1100 0111 1101 1110 1111 b Số chữ Số thập Cơ số số phân x1x2x3x4 c Liên x1x2x3x4 kết 0010v 2,3 001-v 0011v 2,6 0-10v 12 13 14 15 0110v 1100v 0111v 1101v 1110v 1111v 3,7 6,7 6,14 12,13 12,14 7,15 13,15 14,15 0-11v 011-v -110v 110-v 110v -111v 11-1v 111-v d Liên kết 2,3,6,7 2,6,3,7 6,7,14,15 6,14,7,15 12,13,14,15 x1x2x3x4 0-1-1111- - 13 Quá trình tiếp tục khơng cịn khả kết hợp Các tổ hợp tìm bảng 1.10d tổ hợp cuối cùng, tổ hợp khơng cịn khả kết hợp nữa, tích cực tiểu hàm cho Theo thứ tự x1x2x3x4, xk vị trí có dấu (-) lược bỏ, xk vị trí giá trị lấy nghịch đảo, tích cực tiểu ví dụ viết sau: 0-1- (phủ đỉnh 2, 3, 6, 7) ứng với: x1x3 -11- (phủ đỉnh 6, 7, 14, 15) ứng với: x2x3 1- - (phủ đỉnh 12, 13, 14, 15 ) ứng với : x1x2 Bước 2: Tìm tích quan trọng Việc tìm tích quan trọng tiến hành theo bước nhỏ Gọi Li tập đỉnh xét bước nhỏ thứ i, lúc không quan tâm đến đỉnh có giá trị khơng xác định Zi tập tích cực tiểu bước nhỏ thứ i Ei tập tích quan trọng bước nhỏ thứ i Với i = Xác định tích quan trọng Eo từ tập Lo Zo sau: + Lập bảng hàng ứng với tích cực tiểu thuộc Zo cột ứng với đỉnh thuộc Lo Đánh dấu "x" vào bảng ứng với tích cực tiểu bảng 1.11 (tích x1x3 ứng với đỉnh 2, 3, 7; tích x2x3 ứng với đỉnh 7, 14, 5; tích x1x2 ứng với đỉnh 12, 14, 15 bảng 1.10) Bảng 1.11 Xét cột, cột có dấu "x" tích cực tiểu (hàng) ứng với tích quan trọng, đổi thành dấu "(x)" Vậy tập tích quan trọng bước là: • Với i = Tìm L1 từ Lo cách loại khỏi Lo đỉnh Eo Tìm Z1 từ Zo cách loại khỏi Zo tích Eo tích nằm 14 hàng chọn từ Eo Khi tìm L1, Z1, làm lại bước i = tìm tích quan trọng E1 Cơng việc tiếp tục Lk = Trong ví dụ Eo = (x1x3, x1 x2 ) mà định x1x3 2, 3, 7; đỉnh x1, x2 12, 14, 15 (bỏ qua đỉnh 6, 13 đỉnh khơng xác định); L1 = 0, trình kết thúc Kết dạng hàm tối thiểu tổng tích cực tiểu Vậy hàm cực tiểu là: §1.4 Các hệ mạch logic Các phép toán định lý đại số Boole giúp cho thao tác biểu thức logic Trong kỹ thuật thực tế cách nối cổng logic mạch logic với (theo kết cấu tối giản có) Để thực tốn điều khiển phức tạp, số mạch logic phụ thuộc vào số lượng đầu vào cách giải loại mạch logic nào, sử dụng phép toán hay định lý Đây toán tối ưu nhiều có khơng lời giải Tuỳ theo loại mạch logic mà việc giải tốn có phương pháp khác Về mạch logic chia làm hai loại: + Mạch logic tổ hợp + Mạch logic trình tự Mạch logic tổ hợp Mạch logic tổ hợp mạch mà đầu thời điểm phụ thuộc tổ hợp trạng thái đầu vào thời điểm Như vậy, mạch khơng có phần tử nhớ Theo quan điểm điều khiển mạch tổ hợp mạch hở, hệ khơng có phản hồi, nghĩa trạng thái đóng mở phần tử mạch hồn tồn khơng bị ảnh hưởng trạng thái tín hiệu đầu Sơ đồ mạch logic tổ hợp hình 1.4 Hình 1.4 Mạch tổ hợp Với mạch logic tổ hợp tồn hai loại tốn tốn phân tích tốn tổng hợp + Bài tốn phân tích có nhiệm vụ từ mạch tổ hợp có, mô tả hoạt động viết hàm logic đầu theo biến đầu vào cần xét tới việc tối thiểu hố mạch + Bài toán tổng hợp thực chất thiết kế mạch tổ hợp Nhiệm vụ thiết kế mạch tổ hợp thoả mãn yêu cầu kỹ thuật mạch phải tối giản Bài toán tổng 15 hợp tốn phức tạp, ngồi u cầu chức logic, việc tổng hợp mạch phụ thuộc vào việc sử dụng phần tử, chẳng hạn phần tử loại: rơle công tắc tơ, loại phần tử khí nén hay loại phần tử bán dẫn, vi mạch Với loại phần tử logic sử dụng ngồi ngun lý chung mạch logic đòi hỏi phải bổ sung nguyên tắc riêng lúc tổng hợp thiết kế hệ thống Ví dụ: Mạch logic tổ hợp hình 1.5 Mạch logic trình tự Mạch trình tự hay cịn gọi mạch dãy (sequential circuits) mạch trạng thái tín hiệu khơng phụ thuộc tín hiệu vào mà cịn phụ thuộc trình tự tác động tín hiệu vào, nghĩa mạch có nhớ trạng thái Như vậy, mặt thiết bị mạch trình tự khơng có phần tử đóng mở mà cịn có phần tử nhớ Sơ đồ nguyên lý mạch logic trình tự hình 1.6 Xét mạch logic trình tự hình 1.7 Xét hoạt động mạch thay đổi trạng thái đóng mở x1 x2 Biểu đổ hình 1.7b mơ tả hoạt động mạch, biểu đồ nét đậm biểu tín hiệu có giá trị 1, cịn nét mảnh biểu tín hiệu có giá trị Hình 1.7 Sơ đồ mạch trình tự Từ biểu đồ hình l.7b thấy, trạng thái z = đạt thao tác theo trình tự x1 = 1, x2 = Nếu cho x2 = trước, sau cho x1 = y z Để mô tả mạch trình tự dùng bảng chuyển trạng thái, dùng đồ hình trạng thái Mealy, đồ hình trạng thái Moore dùng phương pháp lưu đồ Trong phương pháp lưu đồ có dạng trực quan Từ lưu đồ thuật toán dễ dàng chuyển sang dạng đồ hình trạng thái Mealy đồ hình trạng thái Moore, từ thiết kế 16 mạch trình tự Với mạch logic trình tự có tốn phân tích tốn tổng hợp §1.5 Grafcet - để mơ tả mạch trình tự cơng nghiệp Hoạt động thiết bị công nghiệp theo logic trình tự Trong dây chuyền sản xuất cơng nghiệp, thiết bị máy móc thường hoạt động theo trình tụ logic chặt chẽ nhằm đảm bảo chất lượng sản phẩm an toàn cho người thiết bị Một q trình cơng nghệ có ba hình thức điều khiển hoạt động sau: + Điều khiển hoàn toàn tự động, lúc cần huy chung nhân viên vận hành hệ thống + Điều khiển bán tự động, trình làm việc có liên quan trực tiếp đến thao tác liên tục người chuỗi hoạt động tự động + Điều khiển tay, tất hoạt động hệ người thao tác Trong trình làm việc để đảm bảo an tồn, tin cậy linh hoạt, hệ điều khiển cần có chuyển đổi dễ dàng từ điều khiển tay sang tự động ngược lại, hệ điều khiển đáp ứng yêu cầu thực tế Trong q trình làm việc khơng bình thường hoạt động dây chuyền có nhiều loại, thiết kế phải cố gắng mô tả chúng cách đầy đủ Trong số hoạt động khơng bình thường chương trình điều khiển dây chuyền tự động, người ta thường phân biệt loại sau: + Hư hỏng phận cấu trúc điều khiển, lúc cần phải xử lý riêng phần chương trình có chỗ hư hỏng, đồng thời phải lưu tâm cho dây chuyền hoạt động lúc có hư hỏng sẵn sàng chấp nhận lại diều khiển hư hỏng sửa chữa xong + Hư hỏng cấu trúc trình tự điều khiển + Hư hỏng phận chấp hành (như hư hỏng thiết bị chấp hành, hư hỏng cảm biến, hư hỏng phận thao tác ) Khi thiết kế hệ thống phải tính đến phương thức làm việc khác để đảm bảo an toàn xử lý kịp thời hư hỏng hệ thống, phải ln có phương án can thiệp trực tiếp người vận hành đến việc dừng máy khẩn cấp, xử lý tắc nghẽn vật liệu tượng nguy hiểm khác Grafcel cơng cụ hữu ích để thiết kế thực đầy đủ yêu cầu hệ tự động cho q trình cơng nghệ kể Định nghĩa Grafcet Grafcet từ viết tắt tiếng Pháp "Graphe fonctionnel de commande étape transition" (chuỗi chức điều khiển giai đoạn - chuyển tiếp), hai quan AFCET (Liên hợp Pháp tin học, kinh tế kỹ thuật) ADEPA (tổ chức nhà nước phát triển sản xuất tự động hoá) hợp tác soạn thảo tháng 11/1982 đăng ký 17 tổ chức tiêu chuẩn hoá Pháp Như vậy, mạng grafcet tiêu chuẩn hố cơng nhận ngơn ngữ thích hợp cho việc mơ tả hoạt động dãy q trình tự động hố sản xuất Mạng grafcet đồ hình chức cho phép mô tả trạng thái làm việc hệ thống biểu diễn trình điều khiển với trạng thái chuyển đổi từ trạng thái sang trạng thái khác, đồ hình định hướng xác định phần tử là: tập trạng thái, tập điều kiện chuyển trạng thái Mạng grafcet mô tả thành chuỗi giai đoạn chu trình sản xuất Mạng grafcet cho q trình sản xuất ln ln đồ hình khép kín từ trạng thái đầu đến trạng thái cuối từ trạng thái cuối trạng thái đầu Một số ký hiệu grafcet - Một trạng thái (giai đoạn) biểu diễn hình vng có đánh số thứ tự trạng thái Gắn liền với biểu tượng trạng thái hình chữ nhật bên cạnh, hình chữ nhật có ghi tác động trạng thái hình l.8a b Một trạng thái tương ứng với nhiều hành động trình sản xuất Trạng thái khởi động thể hình vng lồng vào nhau, thứ tự thường hình l.8c - Trạng thái hoạt động (tích cực) có thêm dấu hình vng trạng thái hình l.8d Hình 1.8 Các trạng thái grafcet - Việc chuyển tiếp từ trạng thái sang trạng thái khác thực điều kiện chuyển tiếp thoả mãn Chẳng hạn, việc chuyển tiếp trạng thái hình 1.9a thực tác động lên biến b, chuyển tiếp trạng thái thực sườn tăng biến c hình 1.9b, hình l.9c tác động sườn giảm biến d Chuyển tiếp trạng thái 10 hình 1.9d xảy sau 2s kể từ có tác động cuối trạng thái thực 18 - Ký hiệu phân nhánh hình 1.10, sơ đồ phân nhánh lại tồn hai loại sơ đồ rẽ nhánh sơ đồ song song Sơ đồ rẽ nhánh phần sơ đồ có hai điều kiện liên hệ ba trạng thái hình 1.1a b Sơ đồ song song sơ đồ có điều kiện liên hệ trạng thái hình 1.10c d Ở hình 1.10a, trạng thái hoạt động, chuyển tiếp t12 thoả mãn trạng thái hoạt động; chuyển tiếp t13 thoả mãn trạng thái hoạt động Ở hình 1.10b trạng thái hoạt động có t79 trạng thái hoạt động, trạng thái hoạt động có t89 trạng thái hoạt động Ở hình 1.10c trạng thái hoạt động có t123 trạng thái đồng thời hoạt động Ở hình 1.10d trạng thái hoạt động có t789 trạng thái hoạt động 19