Báo cáo môn điện tử số

BÀI TẬP LỚN GIỮA KỲ NHĨM MƠN: ĐIỆN TỬ SỐ I Danh sách thành viên công việc STT II Họ tên Hà Xuân Đăng Uông Việt Dũng Nguyễn Diệp Yến Nguyễn Thành Đạt Phạm Ngọc Dũng MSSV 18020271 18020363 18021455 18020279 18020378 Bài 17 Nội dung tập CÂU 1: A,HÌNH D1-2B - Giải thích ngun lý: o cơng tắc có tác dụng cho phép ngăn chặn dòng diện 5V qua transitor, từ làm cho đèn sáng tắt o Lấy ví dụ mức cao: Công tắc mức điện cao (5V), công tắc mức điện thấp (~ 0V) Ở trường hợp transitor bị dừng hoạt động chưa đạt đến mức hoạt động transitor (~ 0.7V), dịng điện 5V qua đèn Led xuống đất Nên đèn Led mức cao (H) đèn sáng o Nếu hai cơng tắc bật transistor hoạt động đạt ngưỡng transistor Do dịng điện 5V qua transistor để xuống đất khơng qua đèn, đèn mức thấp (L) đèn tắt B,HÌNH D1-2C: ⦁ Nguyên tắc hoạt động : ⦁ Khi LS7 = LS8 = D3 D4 tắt, BJT bão hòa, lối C = ⦁ Khi LS7 = , LS8 = D3 tắt,D4 dẫn => Vx = 0,7V = > BJT tắt, lối C = ⦁ Khi LS7 = , LS8 = D3 dẫn ,D4 tắt => Vx = 0,7V = > BJT tắt, lối C = ⦁ Khi LS7 = LS8 = D3 D4 dẫn => Vx = Vc = 0,7V lối C = ⦁ Ưu điểm : có khả chống nhiễu vào khả tải cao họ RTL C,HÌNH D1-2D: ⦁ Nguyên tắc hoạt động : ⦁ Ở đầu vào thông qua emiter T3 T4 để thực chức AND, T5 đảo pha tạo tín hiệu ngược pha collector emitter Những tín hiệu ngược pha dùng để kích T6 T7 ⦁ Khi emitter có mức thấp tín hiệu đầu vào T3 T4 tương ứng trở nên bão hịa, T5 T7 ngắt, T6 thông, đầu nối với emitter T6, đầu mức cao ⦁ Khi tín hiệu đầu vào tồn mức ca T3 T4 ngắt,do T5 T7 bão hịa,T6 ngắt,đầu mức thấp ⦁ Ưu điểm : thực chức AND transsistor nhiều emitter,cịn có chức đảo thực khuếch đại đảo dùng transsistor,khả chống nhiễu cao, dễ dàng đảm bảo yếu tố đầu ⦁ Nhược điểm : sơ đồ mạch phức tạp mạch NAND loại khác D, HÌNH D1-2E: o Xét trường hợp cổng đầu vào mức cao: cổng mở (mức cao - H), cổng đóng (mức thấp - L) Cổng mức cao (H), dịng điện khơng thể qua diode D7 mức phía Cathode cao so với mức Anode Ngược lại cổng mức thấp (L) nên diode D8 hoạt động Dòng điện 5V, sau qua điện trở, bị thất thoát phần truyền xuống đất, nên đủ để đạt ngưỡng hoạt động Transistor Q6 (~ 0.7V) Transistor Q6 không hoạt động khiến cho transistor Q9 khơng thể hoạt động Dịng 5V đầu vào khơng thể qua transistor Q9 mà qua đèn Led thể trạng thái Đèn sáng, đèn mức cao o Xét trường hợp cổng mức cao (H), diode D7, D8 dừng hoạt động Do đó, dịng điện đầu vào, sau qua điện trở, đủ để đạt đến ngưỡng hoạt động transistor Q6 Transistor Q6 hoạt động giúp cho transistor Q9 hoạt động Dòng điện đầu vào 5V, từ điện trở, qua transistor Q6 Q9 truyền xuống đất, không qua đèn Led Đèn Led tắt, đèn mức thấp o Khóa J1: Nếu khóa hở, dịng điện đầu vào không qua đèn để đèn sáng Nếu khóa đóng, đèn sáng tối dựa vào cổng đầu vào xét CÂU 7: D3-1a: Bộ giải mã bit thành đường, dùng cổng logic: Mạch sử dụng cổng đảo, cổng AND, với lối vào A,B,E lối Y0,Y1,Y2,Y3 Trong đó, cổng E cổng cho phép mạch hoạt động hay không, cổng E hoạt động mức điện áp thấp Khi E = 0, tất lối = 0, E = mạch phép hoạt động Cổng A B lối vào mã hóa, B bit cao Các cổng Y0 ~ Y3 lối giải mã,tác động mức cao, đó: Y0 = A*.B* Y1 = A.B* Y2 = A*.B Y3 = A.B D3-1b: Bộ giải mã dùng vi mạch chuyên dụng: Mạch sử dụng vi mạch 74LS138, dùng để giải mã bit thành đường Lối vào bao gồm lối vào liệu lối vào điểu khiển Trong đó, G1,G2A,G2B (hay E1,E2,E3) lối vào điểu khiển, A,B,C lối vào liệu mã hóa G1 hoạt động mức điện áp cao, G2A G2B hoạt động mức điện áp thấp Khi G1 = 0, G2A = G2B = lúc tất đầu 1, G1 = 1, G2A = G2B = 0, mạch phép hoạt động Y0~Y7 lối giải mã,tác động mức thấp, đó: Y0 = A* + B* +C* Y1 = A + B* + C* Y2 = A* + B + C* Y3 = A + B + C* Y4 = A* + B* + C Y5 = A + B* + C Y6 = A* + B + C Y7 = A + B + C D3-1c: Bộ giải mã BCD - đoạn: Mạch sử dụng linh kiện 74LS47, dùng để giải mã BCD đầu vào thị thị LED Linh kiện có lối vào lối ra, bao gồm A,B,C,D lối vào liệu mã hóa, LT lối vào kiểm tra hoạt động, RBI lối vào điểu khiển, RBO để ngắt lối Cả lối vào khác liệu tác động mức thấp Khi LT = 0, tất lối 1, ngược lại mạch hoạt động theo bình thường Khi RBO = 0, lối tắt, ngược lại mạch phép hoạt động a ,b,c,d,e,f,g lối thị số thập phân CÂU 3: a Mạch D2-1d - Mạch logic NAND dùng TTL nối với trở tải gồm tải 5,1kΩ, 1kΩ, 500Ω nối với nguồn 5V nối đất, đo lối Thế C chưa mắc tải 5V vơi mức cao (mô phỏng, thực tế khoảng 4,3V sụt thế), mức thấp 0V - Bảng D2-4 (mô phỏng) Vc (V) A – SW1 0 1 - B – SW2 1 Bảng D2-5 (mô phỏng) R=∞ 5 R = R2 = R = R3 = 1K 5K1 5 5 5 0.01 0.05 R = R4 = 510 5 0.1 Vc (V) R = R2 = R = R3 = 1K R = R4 = 510 5K1 4.90 4.55 4.17 4.90 4.55 4.17 4.90 4.55 4.17 0 0 Khi nối thêm trở tải cấp nguồn, mức cao mức thấp lối tăng lên, nối tải xuống đất giảm dần, khả tải cổng logic giảm dần A – SW1 0 1 - B – SW2 R=∞ b Mạch D2-1e - - - Mô gồm mạch logic NAND 1A 1B, chân lối vào cổng 1A đưa vào xung CLOCK 10kHz, lối cổng 1A đặt vào chân lối vào cổng 1B, chân lối vào lại cổng nối với công tắc đăt mức HIGH Cả lối nối với trở tải 5.1kΩ mắc với nguồn 5V, lối cổng 1A nối với tải điện dung nối với đất Dùng cổng vào dao động ký để xác định xung 1A 1B Nguyên lý hoạt động – Phân tích khả tải điện dung cổng TTL: o Khi chưa mắc điện dung, xung A ngược pha với xung CLK, B pha với CLK, có biên độ 5V Khi mắc tải điện dung, điện áp 1A HIGH tụ tải nạp đầy đến mức điện áp với cổng 1A chưa có tụ, LOW tụ xả Xung đưa vào cổng 1B, thời điểm xung A có mức điện áp đạt tới mức HIGH TTL, xung 1B nhận mức LOW ngược lại o Trong thời gian tụ sạc, dao động ký đo mức điện áp tụ tải theo thời gian tạo đường lượn Tụ có điện dung lớn, thời gian để nạp đầy lâu, xung A giống với xung tam giác, thời gian xung đạt mức HIGH ngắn hơn, tương ứng xung B có mức LOW ngắn o Khi tăng tần số xung CLK tới mức cao, thời gian nạp giảm, tụ không nạp tới điện áp tối đa, mức tối đa xung A giảm xuống tới mức HIGH TTL dẫn đến khơng cịn trạng thái lối vào 1B, xung 1B CÂU 5: Vẽ, mô phỏng, phân tích sơ đồ đo đặc trưng trễ cổng logic TTL CMOS: D2-3a, D23b a D2-3a: Đo đặc trưng trễ cổng logic TTL: ⦁ Bộ đo gồm IC1 74LS04, máy phát xung Clock Generator thiết bị DTLAB- 201N, nguồn +5V Dao động ký ⦁ Đặc trưng trễ - biểu thị chậm thời gian thay đổi lối theo lối vào – cổng TTL có đặc trưng khoảng nano giây (10-9sec) Vì vậy, tiến hành thí nghiệm ta nối nối tiếp nhiều cổng để tạo thời gian trễ đủ lớn, nhằm dễ dàng đo đạc ⦁ IC1 74LS04 : ⦁ IC đóng gói kiểu 14 chân ⦁ Chân 14 cấp nguồn +V ⦁ Chân nối Mass (Ground) ⦁ Các chân lại cổng not ⦁ Đặt máy phát xung CLOCK GENERATOR thiết bị DTLAB-201N chế độ phát với tần số 1MHz ÷ 2MHz Nối lối TTL máy phát xung với lối vào A IC1/a ⦁ Xung qua cổng not ( đảo tín hiệu), lần qua cổng tín hiệu bị đảo trễ khoảng thời gian ⦁ Nối kênh dao động ký với lối vào IN/A Nối kênh dao động ký với điểm OUT/C 1.4 Chỉnh mức đồng dao động ký để nhận điểm khởi phát từ máy phát Đo thời gian trễ truyền xung từ lối vào tới lối (qua cổng) – thời gian lệch mặt tăng tín hiệu kênh kênh 2: td (6) [ns] ⦁ Thời gian trễ cho cổng logic TTL td (1) = td (6) / [ns] ⦁ D2-3b: Đo đặc trưng trễ cổng logic CMOS: ⦁ Bộ đo gồm IC2 CD 4049, máy phát xung Clock Generator thiết bị DTLAB- 201N, nguồn +5V Dao động ký ⦁ IC2 CD 4049: ⦁ Cấu tạo bên ic số CD4049 có cổng logic NOT, cổng có ngõ vào ngõ ⦁ Đặt máy phát xung CLOCK GENERATOR thiết bị DTLAB-201N chế độ phát với tần số 1MHz ÷ 2MHz Nối lối CMOS máy phát xung với lối vào A IC2/a ⦁ Xung qua cổng not ( đảo tín hiệu), lần qua cổng tín hiệu bị đảo trễ khoảng thời gian ⦁ Nối kênh dao động ký với lối vào IN/A Nối kênh dao động ký với điểm OUT/C 1.4 Chỉnh mức đồng dao động ký để nhận điểm khởi phát từ máy phát Đo thời gian trễ truyền xung từ lối vào tới lối (qua cổng) – thời gian lệch mặt tăng tín hiệu kênh kênh 2: td (6) [ns] ⦁ Thời gian trễ cho cổng logic CMOS td (1) = td (6) / [ns] CÂU 17: - Nguyên lý Khi ta đưa tín hiệu xung vào chân Clock IC đếm xung xuất 10 output tương ứng với xung Clock - Nguyên lí hoạt động: IC hoạt động có xung kích sườn lên Ta thấy tác động mức cao (từ lên ) lên chân CLEAR lối từ 1-10 cho dù trạng thái bị reset lại trở mức Đầu tiên ta kích xung CK (sườn lên) nghĩa ta cấp xung cho IC hoạt động , chân bị lật trạng thái xuất tín hiệu mức logic Đèn nối với chân phát sáng , chân khác khơng có tín hiệu (mức logic 0) Kích lần ta cấp thêm xung thứ cho IC hoạt động, chân xuất tín hiệu (logic 1) , đèn nối với chân phát sáng , chân khác khơng có tín hiệu (logic 0) chân thứ 10 , đèn sáng từ chân đến chân 10 - tương đương với việc xung chân TA có bảng chân lý Lối vào PS1 clear PS2 IN Lối 10 0 0 0 0 0 ↑ 0 0 0 0 0 ↑ 0 0 0 0 ↑ 0 0 0 0 0 ↑ 0 0 0 0 ↑ 0 0 0 0 0 ↑ 0 0 0 0 ↑ 0 0 0 0 0 ↑ 0 0 0 0 ↑ 0 0 0 0 0 ↑ 0 0 0 0 Nguyên lý Bộ mạch sử dụng - IC14017 với tác dụng đếm hệ 10 - IC 74192 với tác dụng để đếm tiến với lối hiển thị mã BCD hiển thị qua LED Cách hoạt động : Ban đầu , ta tác động mức cao lên chân CLEAR để reset toàn liệu mức logic Sau ta nhấn cơng tắc PS1 lối output có tín hiệu -logic lối thẳng lên chân 13 - chân 13 IC 4017 chân cho phép tín hiệu lối vào mức tích cực thấp nên IC ln cho phép kích xung CK Sau gắn máy phát xung vào lối vào IN ( chân 14) IC IC ln nhận xung CK (nhưng output 1-10 để hở nên khơng có tín hiệu chân 13 tác động mức cao IC ngừng kích CK , output giữ nguyên trạng thái qua cổng NAND 2A bị lật ngược với xung CK qua cổng AND 2B giữ nguyên mức logic qua cổng NAND 2D 1lối thẳng vào chân IC3 74192 , tác động mức cao IC3 74192 bắt đầu hoạt động đếm tiến LED ban đầu hiển thị 0000 (sau reset) đổi thành 0001 Tiếp tục LED dần lần có độ sáng hiển thị tiến thêm đơn vị Bảng trạng thái PS1 Clr Cơng tắc nhấn bàn phím Lối 10 A B C D 1 1 1 1 1 1 1 1 1 1 1 1 1 ... động Do đó, dịng điện đầu vào, sau qua điện trở, đủ để đạt đến ngưỡng hoạt động transistor Q6 Transistor Q6 hoạt động giúp cho transistor Q9 hoạt động Dòng điện đầu vào 5V, từ điện trở, qua transistor... có biên độ 5V Khi mắc tải điện dung, điện áp 1A HIGH tụ tải nạp đầy đến mức điện áp với cổng 1A chưa có tụ, LOW tụ xả Xung đưa vào cổng 1B, thời điểm xung A có mức điện áp đạt tới mức HIGH TTL,... lối cổng 1A nối với tải điện dung nối với đất Dùng cổng vào dao động ký để xác định xung 1A 1B Nguyên lý hoạt động – Phân tích khả tải điện dung cổng TTL: o Khi chưa mắc điện dung, xung A ngược