1. Trang chủ
  2. » Giáo Dục - Đào Tạo

Báo cáo môn Điện tử số: Vẽ, mô phỏng, phân tích mạch chuyển đổi mức TTLCMOS CMOSTTl: D114

13 30 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

BÁO CÁO MƠN ĐIỆN TỬ SỐ Phân cơng cơng việc nhóm 1: Họ tên MSSV Cơng việc Nguyễn Mạnh Hùng 18020600 Câu Nguyễn Văn Huy 18020643 Câu Nguyễn Huy Hoàn 18020532 Câu Trần Quang Hiếu 18020505 Câu Nguyễn Trọng Kiên 18020734 Câu 18 Câu 2: Vẽ, mơ phỏng, phân tích mạch chuyển đổi mức TTL-CMOS & CMOS-TTl: D1-14 Nhiệm vụ: Tìm hiểu mạch chuyển đổi mức logic hai loại linh kiện CMOS TTl, nhằm phục vụ ghép nối chúng sử dụng hai loại linh kiện sơ đồ Sơ đồ hình vẽ: Hình D1-4: Bộ chuyển đổi mức TTL – CMOS & CMOS – TTL Sơ đồ mô phỏng: Bảng kết mô phỏng: Công tắc LS1 V(A) V(B) V(C-D) V(E) V(F) 0.06 0 0 15 5 Trạng thái TTL CMOS CMOS TTL TTL Công tắc LS1 = Công tắc LS1=0 Nguyên lý hoạt động: ● ● ● ● ● ● ● ● Khi LS1 = 1: Logic A = Q1 thông, logic B = Logic C = D = logic qua cổng NOT Logic E = F = logic qua cổng BUFFED cổng NOT Khi LS1 = 0: Logic A = Q1 đóng, logic B = Logic C = D = logic qua cổng NOT Logic E = F = logic qua cổng BUFFed cổng NOT Câu 4: Vẽ, mô phỏng, phân tích mạch đo cơng suất tiêu tán động cổng logic CMOS : D2-2d *Cách làm: - Đặt máy phát xung CLOCK GENERATOR thiết bị DTLAB chế độ phát với tần số 1KHZ Nối lối CMOS máy phát xung với lối vào A IC1/a - Nối lối C IC1/a với L (tụ C3 = 4.7 nF) - Tăng tần số máy phát lên 5kHz 10kHZ - Thay đổi biên độ xung máy phát lối CMOS - Quan sát lối C IC1/a *Vẽ Proterus: Dạng xung lối IC1/a dạng xung lối vào IC1/a: Vàng: Dạng xung lối IC1/a Hồng: Dạng xung lối vào IC1/a Ta đo giá trị dòng điện từ lối IC1/a ta biết ảnh hưởng tần số làm việc công suất tiêu tán động CMOS Kết luận: Khi mạch CMOS trạng thái tĩnh (khơng chuyển mạch) cơng suất tiêu tán PD mạch nhỏ Tuy nhiên PD gia tăng đáng kể cổng CMOS phải chuyển mạch nhanh Chẳng hạn tần số chuyển mạch 100KHz PD 10 nW, cịn f=1MHz PD= 0,1mW Đến tần số cỡ hay MHz PD CMOS tương đương với PD 74LS bên TTL, tức dần ưu Lý có điều chuyển mạch transistor dẫn khiến dòng bị hút mạnh để cấp cho phụ tải điện dung (sinh xung nhọn làm biên độ dòng bị đẩy lên có cỡ 5mA thời gian tồn khoảng 20 đến 30 ns) Tần số chuyển mạch lớn sinh nhiều xung nhọn làm I tăng kéo theo P tăng theo P công suất động lưu trữ điện dung tải Điện dung bao gồm điện dung đầu vào kết hợp tải kích thích điện dung đầu riêng thiết bị Câu 6: Vẽ, mơ phỏng, phân tích sơ đồ vi mạch logic trạng thái: D2-4a, D2-4b, D2- 4c Hình D2-4a: Cấu trúc cổng trạng thái Nguyên lý hoạt động: ❖ Khi cơng tắc SW1 nối với nguồn Q1 thông � D3, D4 nối đất � Q2, Q5 tắt � Q3, Q4 tắt � đèn tắt ❖ Khi công tắc SW1 nối với đất � Q1 tắt � D3, D4 tắt Khi: - SW2, SW3 nối đất � D1, D2 thông � Q5 tắt � Q2 thông, Q4 tắt � Q3 thông � đèn sáng - SW2 nối đất, SW3 nối nguồn � D1, D2 thông � Q5 tắt � Q2 thông, Q4 tắt � Q3 thông � đèn sáng - SW3 nối đất, SW2 nối nguồn � D1, D2 thông � Q5 tắt � Q2 thông, Q4 tắt � Q3 thông � đèn sáng - SW2, SW3 nối nguồn � D1, D2 tắt � Q5 thông � Q2 tắt � Q3 tắt � đèn tắt Bảng chân lý: SW1 SW2 SW3 LED x x 0 0 0 1 1 1 Hình D2-4b: Vi mạch cổng trạng thái Nguyên lý hoạt động: ❖ Khi SW1 nối nguồn � đèn tắt ❖ Khi SW1 nối đất đèn sáng SW2 nối nguồn đèn tắt SW2 nối đất Bảng chân lý: SW1 SW2 LED x 0 1 0 Hình D2- 4c: Nguyên lý hoạt động: ❖ Khi AB/ nhận giá trị đèn ln tắt ❖ Khi AB/ nhận giá trị - Khi nhận giá trị đèn ln tắt - Khi nhận giá trị giá trị đầu đầu vào Bảng chân lý: A0 = A1 = A2 = A3 = A4 = A5 = A6 = A7 = =0 1 1 =1 0 0 0 0 Nguyên lý hoạt động: ❖ Khi AB/ nhận giá trị đèn tắt ❖ Khi AB/ nhận giá trị - Khi nhận giá trị đèn ln tắt - Khi nhận giá trị giá trị đầu đầu vào Bảng chân lý: A0 = A1 = A2 = A3 = A4 = A5 = A6 = A7 = =0 1 1 =1 0 0 0 0 Câu 8: Vẽ, mơ phỏng, phân tích đếm số hạng với thị LED đoạn: D3-2 Hình D3-2 Nguyên lý hoạt động: ● IC 74LS90: nối lối chân 12 với lối vào chân 1, ta đếm thập phân với lối vào chân 14(CKA), lối mã nhị phân lối 12-9-8-11 Khi nối lối 11 IC 74LS90(1) cho lối vào CKA IC 74LS90(2) IC2 trở thành đếm hàng chục IC1 (do CKA 7490 xung kích sườn xuống cịn chân 11 có sườn lên đếm đến 8, sườn xuống đếm đến 10) => IC ghép lại tạo thành đếm chia 100 với lối mã BCD ● IC 74LS47: giải mã có chức dịch mã BCD sang tín hiệu phù hợp để điều khiển led đoạn, lối vào mã BCD, lối lối vào LED đoạn Bộ giải mã có lối tích cực mức thấp, LED đoạn có anot chung + Đầu IC 74LS90(1) tới lối vào IC 74LS47(1) => SEG7(1) đếm hàng đơn vị + Đầu IC 74LS90(2) tới lối vào IC 74LS47(2) => SEG7(2) đếm hàng chục ● Bảng thực nghiệm: LỐI VÀO CLR CLK X � � � � � � � � � � D2 0 0 0 0 0 C2 0 0 0 0 0 LỐI RA – MÃ BCD B2 A2 D1 C1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DỊCH B1 0 1 0 1 0 A1 1 1 0 8 10 CHỈ SỐ LED X10 X1 0 � 0 0 0 11 1 Câu 18 Vẽ, mơ phỏng, phân tích sơ đồ so sánh 4bit loại vi mạch, đếm với số đế đặt trước: D8-1b, D8-2 a Bộ so sánh số bit +5V +5V +5V 5V+ +5V +5V LS14 +5V 15 LS15 +5V 16 LS16 +5V R1 5K1 LS5 LS6 16 A0 LS7 B0 A1 LS8 0 B1 10 12 ALTBIN AEQBIN ALTBOUT AB 13 A0 B0 A1 B1 13 114 LS13 B2 A2 A3 B3 11 B2 A2 IC4 74LS85 13 A3 14 B3 15 Hình D8.1b: Bộ so sánh 4bit loại vi mạch Hình 8.5: Sơ đồ logic so sánh 4bit DM 74LS85 - Bộ so sánh 4bit chế tạo dạng IC gồm lối vào so sánh A = a3 a2 a1 a0 B = b3 b2 b1 b0, lối vào điều khiển a > b, a = b, a < b, lối A > B, A = B, A < B Bảng 8-5 bảng chức so sánh bit Bảng 8.5 - Ở trường hợp đầu mạch so sánh bình thường, so sánh từ bít cao trước Khi tất bit ngõ vào phải xét đến logic ngõ vào nối chồng (được dùng ghép chồng nhiều IC để có số bit so sánh lớn hơn) Logic ngõ vào thực ngõ tầng so sánh bit thấp (nếu có) Trường hợp ngõ vào nối chồng lên cao ngõ tương ứng lên cao Trường hợp bít trước khơng so sánh ngõ sau thấp Trường hợp khơng có tín hiệu ngõ vào nối chồng tức liệu ngõ vào A B khác nên ngõ A < B A> B đểu mức cao Vậy để mạch so sánh 4bit nên nối ngõ nối chống A = B mức cao Từ bảng chức 8-5 suy biểu thức logic hàm đầu sau: G = g3 + e3 g2 + e3e2 g1 + e3e2e1g0 + e3e2e1e0 g L = l3 + e3l2 + e3e2l1 + e3e2e1l0 + e3e2e1e0l E = e3e2e1e0e Mạch mô b Bộ đếm với số đếm đặt trước với so sánh hai số hạng ⎫ ⎪ 6) ⎪ ⎬ ⎪ ⎪⎭ (8- Hình D8.2: Bộ đếm với số đếm đặt trước Mạch mô Nguyên lý hoạt động: Bộ TS1 TS2 dùng để load giới hạn đếm vào IC4 IC5 Xung clock đưa qua cổng OR với lối vào ban đầu có mức logic với lối tác động đến IC2 đếm từ 0-9 hiển thị LED1 đếm đến 10 LED1 chuyển truyền xung đến IC3 đếm hàng chục hiển thị LED2 IC5 dùng để so sánh hàng chục Khi nhau, IC5 truyền lối (A=B) có mức logic đến lối vào cổng OR dẫn tới dừng hoạt động đếm Lúc IC4 so sánh hàng đơn vị Khi chưa truyền lối 5, 6, xuống IC5 để tác động đến lối vào cổng OR để tiếp tục đếm hàng đơn vị ta đếm đến số load từ trước dừng lại hồn tồn ... P cơng suất động lưu trữ điện dung tải Điện dung bao gồm điện dung đầu vào kết hợp tải kích thích điện dung đầu riêng thiết bị Câu 6: Vẽ, mơ phỏng, phân tích sơ đồ vi mạch logic trạng thái: D2-4a,... CMOS phải chuyển mạch nhanh Chẳng hạn tần số chuyển mạch 100KHz PD 10 nW, cịn f=1MHz PD= 0,1mW Đến tần số cỡ hay MHz PD CMOS tương đương với PD 74LS bên TTL, tức dần ưu Lý có điều chuyển mạch transistor... Logic C = D = logic qua cổng NOT Logic E = F = logic qua cổng BUFFed cổng NOT Câu 4: Vẽ, mô phỏng, phân tích mạch đo cơng suất tiêu tán động cổng logic CMOS : D2-2d *Cách làm: - Đặt máy phát xung

Ngày đăng: 12/02/2022, 19:58

Xem thêm:

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w