Tài liệu Logic kỹ thuật số thử nghiệm và mô phỏng P1 pdf

Tài liệu Logic kỹ thuật số thử nghiệm và mô phỏng P1 pdf

Tài liệu Logic kỹ thuật số thử nghiệm và mô phỏng P1 pdf

... language and/or simulation at a gate level with a logic simulator. Precise relationships must be satisfied between clock and data paths. After a logic board with many components is built, it is ... in the past. Logic diagrams are used by techni- cians and field engineers to debug faulty circuits as well as by the original designer or another designer who must modify or debug a logic des...

Ngày tải lên: 26/01/2014, 15:20

32 297 0
Tài liệu Logic kỹ thuật số thử nghiệm và mô phỏng P12 docx

Tài liệu Logic kỹ thuật số thử nghiệm và mô phỏng P12 docx

... money. SUMMARY 651 Contemporary logic designs are created by teams of logic designers, each of whom has his or her preferences when it comes to such things as coding style, logic partitioning, and verification ... able to recog- nize whether a fault effect currently being processed is in control logic or data-flow logic. Control logic includes such things as status registers and mode...

Ngày tải lên: 15/12/2013, 04:15

89 384 0
Logic kỹ thuật số thử nghiệm và mô phỏng P2

Logic kỹ thuật số thử nghiệm và mô phỏng P2

... of logic, is the set of elements encoun- tered during a backtrace from an internal circuit node, called the apex, to input state points. Definition 2.3 A predecessor of a logic element is a logic ... 147–152. 22. Hayes, J. P., A Logic Design Theory for VLSI, Proc. Caltech Conf. VLSI, January 1981, pp. 455–476. 23. Holt, D., and D. Hutchings, A MOS/LSI Oriented Logic Simulator, Proc. 1...

Ngày tải lên: 17/10/2013, 22:15

85 392 0
Logic kỹ thuật số thử nghiệm và mô phỏng P3

Logic kỹ thuật số thử nghiệm và mô phỏng P3

... follows, the positive logic convention will be used. Any voltage between ground (Gnd) and +0.8 V represents a logic 0. A voltage between +2.4 V and +5.0 V (Vcc) represents a logic 1. A voltage between ... is arbitrarily selected and required to generate a logic 1, then the upper AND gate must generate a logic 1, requiring that inputs X 1 and X 2 must both be at logic 1. As befor...

Ngày tải lên: 20/10/2013, 17:15

45 387 0
Logic kỹ thuật số thử nghiệm và mô phỏng P4

Logic kỹ thuật số thử nghiệm và mô phỏng P4

... processes, propagation and justification, can be used to find a test for almost any fault in the cir- cuit (redundant logic, as we shall eventually see, presents testing problems). Fur- thermore, propagation and justification ... consequence of another assignment. Only one assignment is possible. Consider the assignment of a logic 1 to the output of gate H. This implied that all of its inputs...

Ngày tải lên: 20/10/2013, 17:15

67 314 0
Logic kỹ thuật số thử nghiệm và mô phỏng P5

Logic kỹ thuật số thử nghiệm và mô phỏng P5

... 5.3 254 SEQUENTIAL LOGIC TEST develop D-cubes for the super logic blocks by extending the basic memory element D-cubes through the preceding combinational logic. In the second step, beginning with a super logic ... super logic blocks. 2. Trace super logic block D-cubes to define sequential D-chains that define sequential circuit propagation paths. 3. Determine an exercise sequence f...

Ngày tải lên: 24/10/2013, 15:15

49 419 0
Logic kỹ thuật số thử nghiệm và mô phỏng P6

Logic kỹ thuật số thử nghiệm và mô phỏng P6

... AUTOMATIC TEST EQUIPMENT Pin data PD 1 and PD 2 are identical; a logic 1 in pin memory is followed by a logic 0, another 1, and then a 0. However, because the timing generators are ... if all of them fail in an identical fashion, then the logical assumption is that there is a design error that occurred during either the logic design process or the physical design proc...

Ngày tải lên: 24/10/2013, 15:15

40 297 0
Logic kỹ thuật số thử nghiệm và mô phỏng P7

Logic kỹ thuật số thử nghiệm và mô phỏng P7

... By performing toggle counts during gate-level logic simulation and linking switching activity to X-Y coordinates on the die, it is 323 Digital Logic Testing and Simulation , Second Edition ... No general method exists for spotting redundancies in logic circuits. 7.5.4 Bridging Faults Faults can be caused by shorts or opens. In TTL logic, an open at an input to an AND gate preve...

Ngày tải lên: 28/10/2013, 22:15

64 328 0
Logic kỹ thuật số thử nghiệm và mô phỏng P8

Logic kỹ thuật số thử nghiệm và mô phỏng P8

... lesser num- ber contained the more complex control logic and handshaking protocols. Test programs for control logic would be created by requiring a logic designer or test engineer to write vectors ... manipulated. However, the real stumbling block for ATPG has been sequential logic. Because of the inability of ATPGs to successfully deal with sequential logic, a growing num- ber of dig...

Ngày tải lên: 28/10/2013, 22:15

64 315 0
Logic kỹ thuật số thử nghiệm và mô phỏng P9

Logic kỹ thuật số thử nghiệm và mô phỏng P9

... is to make field repair of logic boards possible. This in turn can help to reduce investment in inventory of logic boards. It has been estimated that a manufacturer of logic boards may have up ... Figure 9.4 adds logic to a functional register to permit dual-purpose operation: normal functional mode and test response compaction. A more general solution is the built-in logic block obs...

Ngày tải lên: 07/11/2013, 20:15

62 295 0
w