* Chế độ 1: hoạt động tương tự như chế độ 0, chỉ khỏc là thanh ghi Timer/Counter được sử dụng cả 16 bit. Xung nhịp được dung kết hợp với cỏc thanh ghi thời gian byte thấp và byte cao (TH1 và TL1). Khi xung Clock được nhận bộ Timer sẽ đếm tăng lờn: 0000h, 0001h, 0002h,… Khi hiện tượng tràn xảy ra cờ tràn sẽ chuyển FFFFh về 0000h và bộ Timer tiếp tục đếm. Cờ tràn của Timer 1 là bit TF1 ở trong TCON, nú được đọc hoặc ghi bởi phần mềm.
* Chế độ 2: Chế độ này của thanh ghi Timer cũng hoạt động tương tự như 2 chế độ trờn nhưng nú được tổ chức như bộ đếm 8 bit (TL1) với chế độ tự động nạp lại như hỡnh 2.6. Khi xẩy ra hiện tượng tràn ở TL1, khụng chỉ thiết lập bit TF1 mà cũn tự động nạp lại cho TL1 bằng nội dung của TH1, đó được thiết lập bởi phần mềm. Quỏ trỡnh nạp lại cho phộp nội dung của TH1 khụng bị thay đổi. Chế độ 2 của Timer/Counter 1.
* Chế độ 3: ở chế độ này chức năng Timer/Counter 0 và chức năng Timer/Counter 1 khỏc nhau. Bộ Timer 1 ở chế độ 3 chỉ chứa chức năng đếm của nú, kết quả giống khi đặt TR1 = 0. Bộ Timer 0 ở chế độ 3 thiết lập TH0, TL0 như là 2 bộ đếm riờng biệt. Mạch logic đối với chế độ 3 của Timer 0 thể hiện ở hỡnh 2.7. Bộ đếm TL0 được điều khiển bởi cỏc bit: C/(/T), GATE, TR0, /INTO và khi đếm tràn nú thiết lập cờ ngắt TF0. Bộ đếm TH0 chỉ được điều khiển bởi bit TR1 và khi đếm tràn nú thiết lập cờ ngắt TF1. Vậy TH0 điều khiển ngắt Timer/Counter 1.
Chế độ 3 thường được dựng khi yờu cầu cần cú bộ thời gian hoặc bộ đếm ngoài 8 bit. Đối với Timer 0 ở chế độ 3, AT89C51 cú thể cú 3 bộ Timer/Counter cũn AT89C52 cú thể cú 4 bộ. Khi Timer 0 hoạt động ở chế độ 3 thỡ Timer 1 cú thể được bật hoặc tắt bằng chuyển mạch ngoài. Ở chế độ này Timer1 cú thể được sử dụng bởi cổng nối tiếp như một bộ tạo tốc độ Baud hoặc trong bất kỳ ứng dụng nào mà khụng yờu cầu một ngắt. TL1 8 bits TH1 8 bits TF1 Timer Clock Overlow Flag