4 MÔ PHỎNG LINH KIỆN GFETs
4.3.1 Thế năng tĩnh điện và phân bố hạt tải
Để có thể tính toán và khảo sát các đặc trưng truyền dẫn của cấu trúc GFETs chúng tôi trước tiên phải thiết lập trạng thái hoạt động của linh kiện bằng cách thực hiện quá trình tính toán tự hợp cho giá trị của hàm thế năng trong toàn khối linh kiện và phân bố mật độ hạt tải điện. Trong cấu trúc linh kiện đang xem xét (xem Hình 1.22) chúng tôi cho rằng chỉ có các hạt tải điện trong kênh dẫn graphene nên từ lời giải của hàm thế trên toàn miền không gian của linh kiện chúng tôi chỉ cần trích ra giá trị xác định trên miền kênh dẫn graphene để sử dụng vào việc tính toán phân bố mật độ các hạt mang điện (cũng như các đại lượng vật lý khác cần quan tâm). Trong tính toán của chúng tôi, phương trình Poisson được giải trong miền linh kiện được xác định như trên Hình 4.1 bằng cách sử dụng phương pháp sai phân hữu hạn. Các điều kiện biên Neumann được áp dụng cho các cạnh của miền linh kiện không tiếp xúc với bề mặt điện cực kim loại. Tuy nhiên, trên bề mặt tiếp xúc giữa kênh dẫn graphene và điện cực kim loại (tiếp xúc M-G) chúng tôi sử dụng phần thực của năng lượng riêng ReG M thay vì công thoát của graphene để cố định thế năng, tức là đặt G M/ Re /
S D G M S D
U V , giá trị này về căn bản sẽ điều chỉnh thế năng tĩnh điện trong miền kênh dẫn graphene bên dưới các điện cực.
Trong Hình 4.5 chúng tôi trình bày dáng điệu hàm thế năng và phân bố mật độ điện tử và lỗ trống dọc theo chiều dài của kênh dẫn cho một mẫu GFETs đại diện với Lc = 60 nm
(không kể chiều dài hai phần kênh dẫn graphene bên dưới các điện cực nguồn và máng, mỗi bên dài 15 nm) với các giá trị khác nhau của điện áp cổng (Top-gate: VGS) thay đổi từ -
0.7V đến 0.2V và với VDS = 0V (Hình 4.5). Trong tính toán này chúng tôi đặt
Re G M 0.1eV với ngụ ý là miền kênh dẫn graphene bên dưới hai điện cực kim loại nguồn và máng trở nên giầu điện tử do hiệu ứng pha tạp tĩnh điện gây lên bởi điện cực (xem chương 3). Trên cơ sở các số liệu tính toán chúng ta nhận thấy giá trị của hàm thế bị cố định tại giá trị - 0.1 eV trong toàn bộ miền bên dưới điện cực nguồn và máng. Trong khi đó giá trị của hàm thế bên trong miền kênh dẫn phụ thuộc vào giá trị điện áp cổng VGS. Bằng cách thay đổi giá trị của điện áp cổng trong một miền rộng chúng tôi tìm thấy một giá trị VGS= -0.16 V thì hàm thế có dạng phẳng (đồng nhất). Với VGS < -0.16 hàm thế có dáng điệu của một rào thế đối với điện tử, giống như dạng hàm thế trong cấu trúc n-
MOSFET truyền thống. Ngược lại với VGS > -0.16 hàm thế trong kênh dẫn lại đóng vai trò của một rào thế đối với lỗ trống, tương tự như trong linh kiện p-MOSFET truyền thống. Bên cạnh bức tranh về dáng điệu của hàm thế năng chúng tôi trình bày trên Hình 4.5b- Hình 4.5c đồ thị phân bố mật độ các hạt tải điện điện tử và lỗ trống tương ứng. Trong trường hợp VDS=0V dáng điệu của các đường cong là đối xứng giữa hai miền nguồn và máng. Tuy nhiên, chúng ta cũng nhận thấy rằng giá trị mật độ điện tử trong hai vùng nguồn và máng là lớn hơn giá trị mật độ lỗ trống hơn một bậc. Nên nhớ rằng trong tính toán chúng tôi đã chủ động đặt giá trị hàm thế trên bề mặt tiếp xúc M-G theo cách làm trội mật
độ điện tử tại đó. Nói cách khác, chúng tôi đã tính đến yếu tố tác động của các điện cực kim loại lên tính đối xứng điện tử-lỗ trống trong kênh dẫn graphene. Theo các kết quả tính toán sự biến đổi của phân bố mật độ điện tử và lỗ trống là hài hòa với sự biến đổi của hàm thế tại đó. Cụ thể, khi hàm thế thể hiện vai trò rào thế đối với điện tử, mật độ điện tử trong kênh dẫn sụt giảm rất thấp trong khi mật độ lỗ trống lại cao. Dáng điệu của phân bố mật độ điện tử tương đồng với biểu hiện trong cấu trúc n-MOSFET thông thường. Ngược lại, khi thay đổi giá trị điện áp cực cổng sao cho hàm thế đóng vai trò là rào thế đối với lỗ trống, mật độ phân bố lỗ trống trong miền kênh dẫn lại bị sụt giảm, trong khi đó lại làm gia tăng mật độ điện tử. Đúng như kỳ vọng, với giá trị điện áp cực cổng làm cho hàm thế trở nên phẳng trong toàn bộ kênh dẫn graphene, các điện tử và lỗ trống trở nên được phân bố đều đồng nhất (xem đường màu xanh lá trên Hình 4.5). Các kết quả tính toán này cho chúng tôi nhận xét về sự đúng đắn của module GFETs mà chúng tôi tiếp tục phát triển từ một module cùng tên trong package OPEDEVS.
Hình 4.5 Thế năng tĩnh điện và mật độ hạt tải của cấu trúc GFETs có chiều dài kênh dẫn Lc = 60nm, ReΣG-M= -0.1eV và VDS = 0.0V
Để tiếp tục kiểm tra tính đúng đắn của lời giải tự hợp chúng tôi thực hiện tính toán cho trường hợp giá trị điện áp đặt vào cực máng khác không, nghĩa là trong chế độ linh kiện hoạt động ở trạng thái không cân bằng nhiệt động. Trên Hình 4.6, chúng tôi trình bày kết quả tính toán hàm thế năng và phân bố mật độ các hạt tải điện của linh kiện trong trường
hợp VDS = 0.2 V. Chúng ta rõ ràng thấy rằng dưới tác động của điện áp đặt vào cực máng
của linh kiện đã làm thay đổi dáng điệu của hàm thế: giá trị của hàm thế bên trong miền kênh dẫn graphene dưới điện cực máng bị sụt giảm xuống một khoảng đúng bằng giá trị của VDS. Sự sụt giảm này tuy nhiên có vẻ không kéo theo những thay đổi của hàm thế sâu bên trong miền kênh dẫn giữa hai điện cực nguồn và máng. Ngược lại, dưới tác động của điện thế VDSphân bố mật độ các hạt tải điện bị thay đổi khá rõ rệt: dáng điệu của các đường cong không những bị méo hẳn mà điều rất đáng nói ở đây là giá trị của mật độ điện tử và lỗ trống trong hai miền nguồn và máng trở nên khác nhau, không bằng nhau như trường hợp
VDS = 0. Cụ thể trong trường hợp đang xét ta thấy giá trị mật độ điện tử trong phần kênh dẫn bên dưới điện cực máng cao hơn giá trị tại miền nguồn; bức tranh này lại ngược lại đối với phân bố của lỗ trống. Sự thay đổi “méo mó” của các đường cong tuy vậy phản ánh bản chất vật lý tác động của điện áp VDS lên tính chất động lực học của các hạt mang điện bên
trong kênh dẫn graphene: các điện tử có xu thế dịch chuyển mật độ về phía điện cực máng dưới tác động của lực điện trường, còn các lỗ trống thì dịch chuyển về phía điện cực nguồn và hệ quả là hình thành một dòng điện chạy trong kênh dẫn của linh kiện. Những biểu hiện như thế này là hoàn toàn phù hợp với những gì quan sát thấy trong các cấu trúc linh kiện n-
MOSFET và p-MOSFET thông thường.
Chiều dài linh kiện (nm)
Chiều dài linh kiện (nm)
Hình 4.6 Thế năng tĩnh điện và mật độ hạt tải của cấu trúc GFETs có chiều dài kênh dẫn Lc = 60nm, ReΣG-M= -0.1eV và VDS = 0.2V
Trước khi kết thúc mục này chúng tôi muốn nói thêm về nhận xét về sự khác biệt giữa mật độ hạt tải trong miền kênh dẫn graphene bên dưới điện cực nguồn và máng khi áp điện áp VDS vào điện cực máng. Cụ thể, các số liệu trong Hình 4.6 cho thấy khi đặt một điện áp
vào điện cực máng chẳng han VDS = 0.2V thì mật độ điện tử bên miền dưới điện cực máng
tăng lên trong khi mật độ lỗ trống giảm; trong khi đó ở bên miền dưới điện cực nguồn thì mật độ điện tử hầu như không mấy thay đổi nhưng mật độ lỗ trống lại tăng lên gần tương đương mật độ điện tử (Hình 4.6b). Bằng cách tăng VGS, chiều cao rào thế năng trong vùng
kênh dẫn giảm và do đó các điện tử trở nên dễ dàng truyền từ nguồn đến máng. Biểu hiện này cho thấy mật độ hạt tải điện bên trong miền kênh dẫn bên dưới các lớp điện cực kim loại là không được giữ cố định. Nhận xét này tỏ ra phù hợp với quan sát thực nghiệm thực hiện bởi nhóm Nouchi [108]. Rõ ràng đây là một điểm khác biệt so sánh với cấu trúc MOSFET thông thường trong đó mật độ hạt tải trong vùng nguồn và máng được cố định bởi mật độ tạp chất thông qua điều kiện trung hòa điện tích. Sự khác biệt giữa MOSFET thông thường và GFETs cũng được thấy rõ thông qua sự đóng góp của cả hai loại hạt mang điện trong cấu trúc GFETs (cụ thể là điện tử và lỗ trống) vào dòng.