- Tùy theo loại MOSFET được dùng mă cơng nghệ năy cịn được chia thănh câc loại sau:
b. Phđn loại: cĩ thể phđn loại theo nhiều câch:
2.2.2. Mạch đếm thập phđn:
a,Sơ đồ mạch: Mạch đếm mod 10 được nối như sau:
Hình 5.9. Mạch đếm mod 10
Cần để ý lă ở xung đếm ck thứ 10 khi số đếm vừa lín 10 thì câc trạng thâi logic ngõ ra được đưa về khống chế ngõ Cl ngay do đĩ cĩ thể thấy lă số 10 khơng kịp hiện ra đê phải chuyển về 0. Thực tế thì do thời gian trì hoên giữa câc cổng logic khoảng văi ns nín vẫn cĩ số đếm 10 trong khoảng thời gian năy, ta chỉ quan tđm tới ảnh hưởng năy khi cần địi hỏi mạch hoạt động với độ chính xâc cao như trong mây vi tính chẳng hạn.
Ảnh hưởng của trì hoên được thể hiện rõ hơn qua giản đồ xung sau (hình 5.10). Thực tế thì câch thiết kế mạch đếm khơng theo hệ nhị phđn lợi dụng ngõ clear như ở trín khơng được dùng do:
+ Câc ngõ ra do được nối với tải khâc nhau ảnh hưởng đến ngõ đưa về, rồi trì hoên truyền qua câc cổng logic nữa sẽ phât sinh xung nhọn, câc tầng FF sẽ khơng được xô đồng thời.
+ Hơn nữa ngõ clear khơng cịn được tự do để xô mạch lúc mong muốn.
Hình 5.10.Trì hoên truyền của mạch đếm khơng đồng bộ mod 10.
Do vậy cĩ một câch tạo mạch đếm trín lă nghiín cứu sự liín hệ giữa câc trạng thâi ở câc ngõ ra rồi thử nối chúng với câc ngõ văo J, K của tầng năo đĩ cho tới khi thoả bảng trạng thâi. Hêy xem câch nối như thế năo:
Trước hết hêy nhìn văo giản đồ xung của mạch đếm mod 16. Tới số đếm thứ 10 thì mạch phải reset trở lại.
- Ngõ ra Q0 khơng thay đổi gì dù cĩ được xô hay khơng vì nĩ theo xung ck - Ngõ ra Q1 tới đĩ phải giữ nguyín trạng thâi trong 2 chu kì của xung ck nữa do đĩ ngõ J, K phải ở mức 0 trong khoảng thời gian năy, ta cĩ thể nối từ chđn Q3 về J1, K1 vì lúc năy Q3 đang ở mức 0 (nĩ cũng lín 1 sau khi bị xô).
- Ngõ ra Q2 tới lúc xô vẫn ở 0 nín khơng cần thay đổi gì tầng FF 2.
- Ngõ ra Q3 khi xô phải trở lại mức 0 ban đầu, lúc năy Q1 ở cao, Q2 ở thấp đồng thời Q0 đang đi xuống, do đĩ cĩ thể nối Q0 tới ngõ ck của FF 3 vă nối cổng and từ Q1 vă Q2.
Kết quả nối mạch như sau:
Hình 5.11 Mạch đếm mod 10.
Cuối cùng kiểm tra lại thấy thoả hoạt động. Nhưng câch năy xem ra “khâ rắc rối vă như lă đôn mị”. Thực ra nĩ lại rất hay, nĩ cĩ một phương phâp thiết kế rất đúng vă băi bản ta sẽ gặp lại ở phần thiết kế mạch đếm đồng bộ ở phần sau.
Cĩ rất nhiều IC đếm khơng đồng bộ cả họ TTL vă CMOS. Ở đđy chỉ giới thiệu một số IC hay dùng:
74LS293:
Cấu tạo gồm 4 FF JK với câc đầu ra Q0 (LSB), Q1, Q2, Q3(MSB), Q0 để riíng biệt cho phĩp mạch hoạt động linh hoạt. Câc đầu văo J, K đều được nối mức cao ở bín trong.
Mạch cĩ tới 2 đầu văo xung nhịp CP (clock pulse) cũng chính lă xung ck mă ta đê biết) cho tầng 0 vă tầng 1 để dễ thiết kế nhiều ứng dụng.
Hai ngõ văo khơng đồng bộ MR1 vă MR2 (master reset) nếu cùng tâc động mức cao thì sẽ hoạt động như chđn clear để xô mạch.
Hình 5.12a. Kí hiệu khối vă chđn ra của 74LS293. Hình 5.12bCấu trúc mạch của 74LS293. 2.3.Mạch đếm đồng bộ: 2.3.1 Đếm lín chia 16: a. Sơ đồ mạch: Hình 5.13 Mạch đếm lín đồng bộ mod 16.
Bảng trạng thâi vă dạng sĩng đếm lín của mạch đếm đồng bộ hoăn toăn giống như ở mạch đếm khơng đồng bộ do đĩ ta sẽ dựa văo chúng để xâc định xem mạch hoạt động như thế năo.
b. Nguyín lý hoạt động:
Để mạch đếm đúng, ở mỗi xung kích ck tâc động cạnh xuống, chỉ cĩ FF năo dự kiến sẽ lật trạng thâi mới phải để T = 1(J, K được nối chung với nhau vă được coi như lă ngõ chung T). Nhìn văo bảng trạng thâi hoạt động của bộ đếm lín ta sẽ thấy được cần phải kết nối như thế năo.
- Ngõ ra Q0 sẽ thay đổi trạng thâi theo cạnh xuống của xung kích ck do đĩ ngõ T0 được để trống (mức cao).
- Ngõ ra Q1 đổi trạng thâi khi cĩ xung kích xuống Q0 do đĩ Q0 được đưa thẳng văo ngõ T1.
- Ngõ ra Q2 đổi trạng thâi khi đếm đến số 4, 8, 12, 0, lúc năy thì Q0 vă Q1 đều xuống thấp; vậy ngõ văo T2 sẽ lă And của hai ngõ văo năy.
- Ngõ ra Q3 đảo trạng thâi khi số đếm lă 8 vă 0 khi năy Q0, Q1, Q2 đều tâc dụng cạnh xuống, vậy ngõ văo T3 sẽ lă And của 2 ngõ văo năy.
Vậy mỗi FF đều phải cĩ đầu văo T được nối sao cho chúng ở mức cao chỉ khi năo đầu ra của câc FF trước nĩ ở mức cao.
T0 = 1 T1 = Q0 T1 = Q0 T2 = Q1.Q2 T3 = Q0.Q1.Q2
vă từ đđy mạch được kết nối với hai cổng And được thím văo:
Hình 5.14. Mạch đếm lín đồng bộ mod 16.
Trì hoên truyền của mạch đếm sẽ bằng trì hoên truyền qua một FF cộng với trì hoên truyền qua câc cổng and. Với mạch đếm đê khảo sât ở trín số tầng lă n = 4, số cổng and phải dùng thím lă n – 2 = 2 nhưng thời gian cũng chỉ trì hoên trín một cổng and thơi nín trì hoên truyền tổng cộng lă:
)( ( ) (FF D AND D D t t t = +
Do trì hoên truyền của cổng and thì nhỏ hơn nhiều so với trì hoên truyền của FF nín thời gian năy nhỏ hơn so với thời gian tương ứng của mạch đếm khơng đồng bộ. Điều năy cịn cĩ ích hơn khi trong mạch cĩ rất nhiều tầng FF vă mạch phải hoạt động ở tần số cao. Đđy lă điểm nổi bật của nĩ so với mạch đếm khơng đồng bộ nhưng rõ răng nĩ sẽ phải cĩ cấu tạo phức tạp hơn.
Ví dụ:
Hêy xem tần số hoạt động lớn nhất của mạch trín (fmax) khi tD(FF) = 50ns, tD(and) = 20ns vă so sânh nĩ với fmax của mạch đếm khơng đồng bộ cùng số bit
Ta cĩ trì hoên truyền tổng cộng của mạch lă tD = 50 + 20 = 70(ns). Chu kì xung nhịp ck đầu văo Tck phải lớn hơn 70 ns năy do đĩ:
fmax = 1/70ns = 14,3MHz
Bđy giờ với bộ đếm mod 16 khơng đồng bộ: fmax = ¼.50ns = 5MHz
Như vậy rõ răng bộ đếm song song hoạt động được ở tần số cao hơn hẳn.
Bđy giờ giả sử cần lăm mạch mod 32 từ mod 16, thì ta sẽ phải mắc thím 1 tầng FF thứ 5. Trì hoên truyền của đếm song song sẽ vẫn lă 70ns suy ra fmax = 14,3MHz. Cịn với bộ đếm khơng đồng bộ thì do cĩ thím 1 tầng nín fmax = 1/5.50ns = 4MHz, tần số năy bị giảm hẳn đi.