Họ ECL (Mạch logic ghĩp cực phât – EMITTER COUPLER LOGIC)

Một phần của tài liệu giáo trình Kỹ thuật xung số (Trang 31)

- Tùy theo loại MOSFET được dùng mă cơng nghệ năy cịn được chia thănh câc loại sau:

2.2.4 Họ ECL (Mạch logic ghĩp cực phât – EMITTER COUPLER LOGIC)

Đặc điểm: Câc transistor đều lăm việc ở chế độ khơng bêo hịa. Do vậy tốc độ chuyển biến nhanh (tc.mạch < 1ns), cơng suất tiíu thụ lớn (trung bình 25mW/cổng), khĩ đạt được mật độ tích hơp cao. Chế tạo phức tạp. Điện âp nguồn -5,2V, khơng tương hợp với câc họ khâc về mặt logic.

T2 B RB B Z = A + B RA A T1 A a, A B R2 T1 D1 D2 Z2 = A + B Z1 = A + B R4 R6 R7 R8 R1 R3 R5 E T2 T3 T4 T6 T5 b,

Hình 2.8. Cổng logic dùng cơng nghệ CMOS. a, Cổng NOT; b, Cổng NOR.

Ở mạch 2.3.a, T1, T2 lă hai transistor tại hai cổng ra của 2 vi mạch khi đấu hai đầu ra của chúng với nhau ta được Z = A + B. Khi sử dụng ECL chỉ cĩ thể dùng 1 IC với 2 cổng văo A vă B vă 2 cổng ra trong đĩ cĩ một cổng ra thực hiện hăm Z, (cổng ra cịn lại thực hiện hămZ ).

Ở mạch 2.3.b, lă cổng OR – NOR cĩ tốc độ lăm việc nhanh nhất trong câc loại cổng logic. T1, T2 lă transistor đầu văo, T3 lă transistor chuẩn kết hợp với T1 hoặc T2 tạo nín tính chất vi sai, T4 kết hợp bộ chia âp R5, R6 vă hai diode để ổn định nhiệt. D1, D2 cĩ nhiện vụ tạo ra một điện âp chuẩn cĩ giâ trị 1,175V tại cực E của T4 UBB = -1,175V (đđy lă giâ trị điện âp đê được chọn kỹ để thõa mên câc mức logic vă chống tạp đm), T5, T6 lă câc transistor ở đầu ra Z2 vă Z1 tương ứng.

Khi A vă B ở điện thế rất thấp (< - 1,25V tương ứng A = B = 0) T1 vă T2 ngừng dẫn điện, T3 dẫn dịng (nhưng khơng bêo hịa) cĩ VC3 ≈ - 1V vă VE3≈ 1,9V (do UBB duy trì) đầu ra Z1 khi đĩ ở mức thấp: VC3 – VBE6 ≈ -1,65V đồng thời đầu ra Z2 = A+B ở mức điện thế cao (- 0,75V) vì VC1 = VC2 = 0V.

Khi cĩ một đầu văo (ví dụ A) cĩ điện thế bớt đm đi (A = 1) T1 đẫn điện vì đủ điện thế VBE1 dịng IC1 ↑ IC3 ↓ dẫn tới VC1 ↓VC3↑ tới lúc T3 ngừng dẫn (khi VA đạt cỡ - 1V) đầu ra Z1 nđng lín mức – 0,75V (Z = A + B = 1), cịn đầu ra Z2 =A+B cĩ điện thế giảm tới – 1,65V ứng với giâ trị Z2 = 0. Hoăn toăn tương tụ với B = 1 hay A = B = 1, đĩ lă bảng chđn lý của cổng NOR (với Z2) vă cổng OR (với Z1).

Nhờ cặp T5, T6 tổng đện trở ra của mạch (mắc CC) nhỏ cỡ 15Ω nhờ đĩ cĩ tâc động nhanh, cĩ hai đầu ra liín hợp thuận tiện cho việc sử dụng, cĩ tổng trở đầu văo lớn (cỡ 100KΩ). Tuy nhiín cấu trúc 2.3b dùng nguồn đm mạch phức tạp vă khĩ phối kết hợp với câc cổng logic khâc.

Câc mạch RTL, DTL ở trín đều cĩ khả năng thực hiện chức năng logic nhưng chỉ được sử dụng ở dạng đơn lẻ khơng được tích hợp thănh IC chuyín dùng bởi vì ngoăi chức năng logic cần phải đảm bảo người ta cịn quan tđm tới câc yếu tố khâc như:

- Tốc độ chuyển mạch (mạch chuyển mạch nhanh vă hoạt động được ở tần số cao khơng).

- Tổn hao năng lượng khi mạch hoạt động (mạch nĩng, tiíu tân mất năng lượng dưới dạng nhiệt).

- Khả năng giao tiếp vă thúc tải, thúc mạch khâc.

Khả năng chống câc loại nhiễu khơng mong muốn xđm nhập văo mạch, lăm sai mức logic.

Một phần của tài liệu giáo trình Kỹ thuật xung số (Trang 31)

w