Tên chân Mô tả chức năng
VCCP Dược sử dụng chuyên dụng cho vòng bám pha
VCCQL Nguồn tách biệt sử dụng cho sử lý logic
VCCQH Nguồn nuôi ổn định cho các chân vào/ra
VCCA Dùng chuyên dụng cho bus địa chỉ các thiết bị vào/ra VCCD Dùng chuyên dụng cho bus dữ liệu các thiết bị vào/ra VCCC Dùng chuyên dụng cho bus điều khiển các thiết bị vào/ra VCCH Dùng chuyên dụng cho các thiết bị vào/ra cổng HI08
VCCS Dùng chuyên dụng cho các thiết bị vào/ra cổng ESSI, SCI và bộ định thời.
Bảng 9. Chân chức năng nguồn cung cấp 6.9.2 Nhóm chân nối đất
Tên chân Mô tả chức năng
GNDP Được sử dụng chuyên dụng cho vòng bám pha GNDP1 Được sử dụng chuyên dụng cho vòng bám pha GNDQ Được nối đất cho các chân của bộ xử lý logic trong GNDA Được nối đất cho bus địa chỉ vào/ra
GNDD Được nối đất tách biệt cho các đường dẫn bus dữ liệu vào/ra GNDC Được nối đất tách biệt cho các đường dẫn vào/ra điều khiển GNDH Được nối đất tách biệt cho các đường dẫn vào/ra của cổng HI08 GNDS Được nối đất tách biệt cho các đường dẫn vào/ra của cổng ESSI,
Bảng 10. Chân chức năng các chân nối đất 6.9.3 Nhóm xung nhịp (CLOCK)
Tên chân Kiểu Trạng thái trong khi Reset
Mô tả chức năng
EXTAL Vào vào Xung nhịp được lấy từ các bộ
giao động ngoài
XTAL Ra Nối với xung nhịp của bộ giao
động trong với bộ dao động ngoài
Bảng 11. Bảng chân xung nhịp 6.9.4 Nhóm vòng bám pha
Tên chân Kiểu Trạng thái trong khi Reset
Mô tả chức năng
PCAP Vào vào Đầu vào nối tụ điện của off-chip
với bộ lọc bám pha
CLKOUT Ra Cung cấp một xung nhịp đồng bộ
cho pha xung nhịp của core
PINIT Vào vào Trong khi RESET giá trị của
PINIT được ghi tới bit kích hoạt của thanh ghi điều khiển vòng bám pha, xác định vòng bám pha được kích hoạt hoặc vô hiệu
NM I Vào Sau khi không xác
nhậnRESETvà trong quá trình trình xử lý lệnh thông thường, đầu vào của xung sườn là sườn âm yêu cầu đồng bộ hoá với CLKOUT
Bảng 12. Bảng chân vòng bám pha 6.9.5 Nhóm cổng mở rộng bộ nhớ ngoài (Cổng A)
Khi DSP56307 vào trạng thái ngưng hoặc chờ, nó sẽ trả quyền bus và các chân tín hiệu tương ứng được đặt về tri-state: A0-A17, D0-D23, AA0/RAS0- AA3/RAS3, RD, WR, BB, CAS, BCLK, BCLK.
Sau đây là các bảng mô tả chức năng của các nhóm tín hiệu: (adsbygoogle = window.adsbygoogle || []).push({});
Tên chân Kiểu Trạng thái trong khi Reset
Mô tả chức năng
A0-A17 Ra treo Khi DSP làm chủ bus, A0-A17
được kích hoạt đầu ra ở mức cao xác định địa chỉ truy cập bộ nhớ dữ liệu và chương trình ngoài. Nếu không sẽ trở về trạng thái treo
Bảng 13. Nhóm bus địa chỉ ngoài Tên chân Kiểu Trạng thái trong
khi Reset
Mô tả chức năng
D0-D23 Vào/ ra Tri - state Khi DSP làm chủ bus, D0-D23 được kích hoạt ở mức cao dữ liệu nhị phân vào/ra được truy cập tới chương trình và bộ nhớ ngoài. Nếu không các chân này trở về trạng thái treo.
Bảng 14. Nhóm bus dữ liệu ngoài Tên chân Kiểu Trạng thái trong
khi Reset
Mô tả chức năng
AA0-AA3 ra Tri-state Khi AA được định rõ, các chân tín hiệu được sử dụng như đường chọn chip hoặc địa chỉ bổ sung
S0
RA -RAS3 ra Khi RAS được định rõ, các chân
tín hiệu có thể được sử dụng như
S
RA cho gia diện DRAM Bảng 15. Chân chọn chip và địa chỉ bổ sung
RD ra Tri-state Khi DSP kiểm soát bus, RD
được kích hoạt ở mức thấp, đọc dữ liệu từ bộ nhớ ngoài thông qua bus dữ liệu (D0-D23).Còn lại RDở trạng thái treo.
WR ra Tri-state Khi DSP kiểm soát bus,WR
được kích hoạt ở mức thấp, ghi dữ liệu tới bộ nhớ ngoài ngoài thông qua bus dữ liệu (D0- D23).Còn lại WRở trạng thái treo.
TA vào Tri-state Khi DSP kiểm soát bus nhưng
bus ngoài không được kích hoạt hoặc DSP không kiểm soát bus thì tín hiệu vàoTA được lờ đi
BR ra Ra Lối ra kích hoạt ở mức thấp, BR
sẽ xác lập khi DSP yêu cầu kiểm soát bus, hoặc sẽ không xác lập khi DSP không cần đến bus
BG vào Tri-state Lối vào kích hoạt ở mức thấp, sẽ
xác lập hoặc không xác lập đồng bộ với CLKOUT cho hoạt động
BB vào/ra Vào Đường vào/ra nhị phân được
kích hoạt ở mức thấp và phải được xác lập hoặc không xác lập đồng bộ với CLKOUT. Nó chỉ ra bus đang sử dụng.
CAS ra Tri-state Khi DSP kiểm soát bus, chân (adsbygoogle = window.adsbygoogle || []).push({});
CAS được kích hoạt ra ở mức thấp được sử dụng bởi DRAM
Bảng 16. Nhóm điều khiển bus ngoài 6.9.6 Điều khiển Mode và ngắt
Các tín hiệu điều khiển Mode và ngắt chọn chế độ hoạt động của chip. Sau khi
SET
RE được xác lập, các đầu vào là các đường yêu cầu ngắt cứng. Tên chân Kiểu Trạng thái trong
khi Reset
Mô tả chức năng
SET
RE vào vào Kích hoạt ở mức thấp, xác lập
SET
RE được đồng bộ nội tại với CLKOUT.
MODA vào vào Chọn Mode A. Mode A là một
trong 16 mode hoạt động cơ bản của chip
IRQA vào Yêu cầu ngắt ngoài
MODB vào vào Chọn Mode B. Mode B là một
trong 16 mode hoạt động cơ bản của chip
IRQB vào Yêu cầu ngắt ngoài
MODC vào vào Chọn Mode C. Mode C là một
trong 16 mode hoạt động cơ bản của chip
IRQC vào Yêu cầu ngắt ngoài
MODD vào vào Chọn Mode D. Mode D là một
chỉ địa chỉ cột.
BCLK ra Tri-state Khi DSP kiểm soát bus, BCLK
kích hoạt đầu ra ở mức cao. BCLK được kích hoạt như tín hiệu lấy mẫu khi chế độ dò địa chỉ chương trình được kích hoạt
BCLK ra Khi DSP kiểm soát bus, BCLK
đầu ra được kích hoạt ở mức thấp là đảo của tín hiệu BCLK
trong 16 mode hoạt động cơ bản của chip
IRQD vào Yêu cầu ngắt ngoài
Bảng 17. MODE và ngắt 6.9.7 Cổng HI08
Cổng HI08 là cổng dữ liệu song song 8-bit, có thể nối trực tiếp tới bus chủ. Cổng HI08 cũng hỗ trợ các chuẩn bus thay đổi để nối kết phù hợp với các thiết bị công nghiệp khác như: máy tính nhỏ, vi xử lý, DSP và DMA. (adsbygoogle = window.adsbygoogle || []).push({});
Tên chân Kiểu Trạng thái
trong khi Reset
Mô tả chức năng
H0 – H7 vào/ ra Tri-state Các đường dữ liệu
HAD0-HAD7 vào/ ra Các đường địa chỉ
PB0-PB7 vào/ ra Cổng vào/ra đa chức năng 0-7
HA0 vào vào Đường địa chỉ vào 0
S
HA /HAS vào Đường kích hoạt địa chỉ
PB8 vào/ra Cổng vào/ra đa chức năng 8
HA1 vào vào Đường địa chỉ vào 1
HA8 vào Đường địa chỉ 8
PB9 vào/ra Cổng vào/ra đa chức năng 9
HA2 vào vào Đường địa chỉ vào 2
HA9 vào Đường địa chỉ 9
PB10 vào/ra Cổng vào/ra đa chức năng 10
HRW vào vào Đường cấp tín hiệu đọc/ghi
HRD/HRD vào Đường cấp tín hiệu đọc dữ liệu
HDS/HDS vào vào Báo hiệu dữ liệu
HWR/HWR vào Cấp tín hiệu ghi dữ liệu
PB12 vào/ra Cổng vào/ra đa chức năng 12
HCS vào vào Đường tín hiệu chọn chip
HA10 vào Đường địa chỉ 10
PB13 vào/ra Cổng vào/ra đa chức năng 13
HREQ/HREQ ra vào Đường yêu cầu
HTRQ/HTRQ ra Đường yêu cầu truyền
PB14 vào/ra Cổng vào/ra đa chức năng 14
HACK/HACK vào vào Đường tín hiệu báo hiệu chấp
thuận
HRRQ/HRRQ ra Đường yêu cầu nhận (adsbygoogle = window.adsbygoogle || []).push({});
Chương 7 Cấu trúc board DSP56307EVM [3]
Môi trường phát triển ứng dụng DSP56307EVM bao gồm các thành phần: - Bộ xử lý tín hiệu số DSP56307.
- FSRAM cho bộ nhớ mở rộng và Flash PEROM cho ứng dụng chạy độc lập.
- Bộ codec âm thanh chất lượng CD 16-bit. - Mạch chuyển đổi lệnh
Hình 28. Sơ đồ khối chức năng của DSP56307EVM 7.1 Bộ nhớ FSRAM
DSP56307EVM sử dụng một bộ nhớ FSRAM 64K x 24-bit đóng vai trò bộ nhớ mở rộng. Sử dụng nguồn nuôi đơn 3.3V , có thời gian truy nhập 10ns.
7.1.1 Liên kết bộ nhớ FSRAM với DSP56307
Hình 29. Sơ đồ liên kết DSP56307 với FSRAM
Các chân dữ liệu vào/ra IO0-IO23 được nối tới các chân D0-D23 của DSP56307. Các đường tín hiệu chọn ghi WE và chọn ra OEđược nối WR và RD của
DSP56307.
Chân CE1 kích hoạt sử dụng FSRAM được chọn lựa thông qua chân AA0 của DSP56307 tương ứng với thanh ghi thuộc tính địa chỉ AAR0.
7.2 Bộ nhớ Flash
DSP56307EVM sử dụng một bộ nhớ Flash CMOS dung lượng 128K x 8-bit cho phép DSP56307EVM hoạt động độc lập. Sử dụng nguồn 3.3V, thời gian truy nhập 200ns.
Hình 30. Sơ đồ liên kết DSP56307 với bộ nhớ Flash
A0-A16 được nối tương ứng tới chân A0-A16 của DSP56307. Chân dữ liệu vào/ra I/O0-I/O7 được nối với D0-D7 của DSP56307. Các đường tín hiệu chọn ghi WE và chọn ra OEđược nối WR và RD của DSP56307. Chân CE1 bộ nhớ Flash được chọn lựa thông qua chân AA1 của DSP56307 tương ứng với thanh ghi thuộc tính địa chỉ AAR1.
Hình 31. Sơ đồ khối CODEC CS4218-KQ
DSP56307EVM sử dụng chip CS4218-KQ, có 2 kênh biến đổi A/D 16-bit và 2 kênh biến đổi D/A 16-bit. CS4218-KQ sử dụng nguồn số 3.3V và nguồn analog 5V.
Tần số lấy mẫu của CS4218-KQ được sử dụng linh hoạt thông qua khối Jum J9, tần số từ 8KHz đến 48 KHz.
Bảng 19. Chọn tần số mẫu trên khối Jum J9
CS4218-KQ được nối tới giao diện ESSI0, ESSI1 của DSP56307 thông qua các khối Jum J4 và J5.
Khối Jum J4 nối các chân ESSI1với cácchân điều khiển của CS4218-KQ. Khối Jum J5 nối các chân ESSI0 với các chân dữ liệu của CS4218-KQ.
Chế độ hoạt động của CODEC được thiết lập bằng cách đưa các chân xác định lên mức cao hay mức thấp, điển hình như các chân SMODE1, SMODE2, SMODE3. Chế độ mà môđun DSP56307 được đặt về mặt vật lý là chế độ nối tiếp 4 (SM4). Trong chế độ này từ điều khiển và từ dữ liệu được tách biệt để giảm dải thông của các cổng nối tiếp và làm đơn giản hoá các thủ tục.
Trong chế độ SM4 có 4 chế độ con. Chế độ con thứ hai mang 2 thông tin: CODEC hoạt động ở chế độ chính hay chế độ phụ và số lượng bít trên mỗi khung. Với board DSP56307EVM đề cập đến trong tài liệu này chế độ 2 được cấu hình vật lý với chế độ con 0 để CODEC đóng vai trò như chế độ chính và được đặt kích cỡ khung là 32 bit. Khi làm việc trong chế độ chính CODEC gửi xung clock dịch bít nối tiếp và xung đồng bộ khung để chỉ ra thời điểm bắt đầu và kết thúc mỗi khung dữ liệu. Thêm vào đó trong chế độ con 0 mỗi khung bao gồm 2 từ 16 bit là từ 16 bit trái và từ 16 bit phải. Các từ này được gửi tới và từ CODEC với bit MSB trước tiên. Các tính chất được định nghĩa trong các chế độ
con được áp dụng đối với cả dữ liệu đến CODEC (SDIN) và dữ liệu đi ra khỏi CODEC (SDOUT).
Từ điều khiển được gửi tới CODEC trên các đường riêng biệt với đường dữ liệu. Mặc dù có tới 31 bit được dành cho từ điều khiển song chỉ có 23 bit được sử dụng, 8 bit còn lại được xoá về không
Hình 32. Định dạng dữ liệu CODEC 7.3.1 Codec vào/ra tương tự
DSP56307EVM gồm các Jack 1/8” cho tín hiệu âm thanh vào/ra
Hình 33. Sơ đồ codec vào/ra tương tự 7.3.2 Giao diện số Codec
Hình 34. Giao diện kết nối Codec CS4218 với DSP56307
Việc kích hoạt hay làm mất chức năng của giao diện này với bộ xử lý DSP56307 thông qua các khối Jum J4, J5. (adsbygoogle = window.adsbygoogle || []).push({});
Khối Jum J5 Chân trên DSP Chân trên Codec
1 - 2 SCK0 SCKL 3 - 4 SC00 RESET 5 - 6 STD0 SDIN 7 - 8 SRD0 SDOUT 9 - 10 SC01 - 11 - 12 SC02 SSYNC
Bảng 20. Chức năng khối jum J5
Khối Jum J4 Chân trên DSP Chân trên Codec
1 - 2 SCK1 - 3 - 4 SC10 CCS 5 - 6 STD1 - 7 - 8 SRD1 - 9 - 10 SC12 CDIN 11 - 12 SC11 CCLK
Bảng 21. Chức năng của khối jum J4
Giao diện nối tiếp của codec truyền tín hiệu số của cả dữ liệu âm thanh và dữ liệu điều khiển. Codec liên kết dữ liệu với DSP56307 thông qua giao diện ESSI0, liên kết điều khiển thông qua giao diện ESSI1. Codec có 3 chế độ hoạt
động truyền dữ liệu nối tiếp SMODE1, SMODE2, SMODE3. Các chân SMODE trên DSP56307EVM được chọn để kích hoạt chế độ nối tiếp 4, chia tín hiệu thành dữ liệu âm thanh và dữ liệu điều khiển. Các chân SMODE cũng được sử dụng để kích hoạt chế độ chủ khung 32-bit, 16-bit đầu được chọn kênh trái và 16-bit còn lại được chọn cho kênh phải.
Chân STD0 của giao diện ESSI0 của DSP56307 truyền dữ liệu tới chân SDIN của codec, chân SRD0 nhận dữ liệu từ SDOUT codec. Trong chế độ chủ, châ xung nhiệp nối tiếp của codec SCKL cung cấp tốc độ xung nhịp cho giao diện ESSI0, chân xung nhịp nối tiếp nhị phân (SCK0) của DSP56307. Chân điều khiển nối tiếp 0 (SC00) của DSP56307 được lập trình để điều khiển chân RESET
của codec. Chân điều khiển nối tiếp 2 (SC02) được nối tới chân tín hiệu đồng bộ cổng nối tiếp (SSYNC). Khi một sườn lên kích hoạt lên SSYNC chỉ rằng có một khung mới bắt đầu.
Các chân ESSI1 của DSP56307 được sử dụng như những giao diện vào/ra đa chức năng, truyền dữ liệu điều khiển cho codec. Dữ liệu điều khiển chỉ được truyền khi cần có sự thay đổi. Chân điều khiển nối tiếp 0 (SC10) của DSP56307 có thể được lập trình để điều khiển chân 4 đa năng, hoặc điều khiển chân chọn chip dữ liệu MF4/CCS, chân này phải ở mức thấp cho dữ liệu điều khiển vào. Chân điều khiển nối tiếp 1 (SC11)của DSP56307 được nối tới chân 3 đa năng hoặc chân xung nhịp dữ liệu điều khiển MF3/CCLK. Dữ liệu điều khiển được đặt ở sườn lên của xung CCLK . Cổng điều khiển nối tiếp 2 (SC12) được nối tới chân 2 đa năng hoặc chân đầu vào dữ liệu điều khiển MF2/CDIN. Chân này bao gồm dữ liệu điều khiển cho chân codec
7.4 Bộ chuyển đổi lệnh
DSP56307EVM sử dụng DSP56002 để thực hiện chuyển đổi lệnh JTAG/OnCE. Giao diện truyền tin nối tiếp (SCI) của DSP56002 trao đổi thông tin với máy tính thông qua giao diện RS-232. SCI của DSP56002 nhận lệnh từ máy tính. Tập lệnh có thể bao gồm đọc dữ liệu, ghi dữ liệu, khởi động lại module OnCE, khởi động
lại DSP56307, yêu cầu module OnCE, hoặc giải phóng module OnCE. Phần mềm chuyển đổi lệnh DSP56002 dịch các lệnh nhận được từ máy tính và gửi một chuỗi các lệnh tới cổng JTAG/OnCE của DSP56307. DSP56307 có thể tiếp tục nhận dữ liệu hoặc có thể truyền dữ liệu ngược lại DSP56002. DSP56002 gửi một phản hồi thông tin trạng thái tới máy tính. Các phản hồi có thể thành công tốt, thất bại, trong chế độ gỡ rối, thoát khỏi chế độ gỡ rối hoặc đọc dữ liệu. Khi DSP56307 ở trạng thái gỡ rối thì LED2 sáng.
DSP56002 nối tới cổng JTAG/OnCE của DSP56307 thông qua Jum trên J8.
J8 Chức năng
1 - 2 Kích hoạt chuyển đổi lệnh trên board mở Mất khả năng chuyển đổi lệnh trên board
Bảng 22. Chức năng Jum J8
Hình 35. Kết nối giữa DSP với máy tính qua giao diện RS-232
Chân Tín hiệu DSP 1 - 2 TxD 3 RxD 4 RESET 5 GND 6 - 9 - Bảng 23. Chân RS-232 với DSP56002 Chân TxD của DSP56002 truyền dữ liệu tới chân RD của máy tính Chân RxD của DSP56002 nhận dữ liệu từ chân TD của máy tính
DSP56307EVM cho phép nối tới một card chuyển đổi lệnh trực tiếp thông qua