Địa chỉ Tên thanh ghi EFCOP
$FFFFB0 Thanh ghi dữ liệu vào (FDIR) $FFFFB1 Thanh ghi dữ liệu ra (FDOR) $FFFFB2 Thanh ghi hằng số K (FKIR) $FFFFB3 Thanh ghi đếm (FCNT)
$FFFFB4 Thanh ghi điều khiển trạng thái (FCSR) $FFFFB5 Thanh ghi điều khiển ALU (FACR) $FFFFB6 Địa chỉ cơ sở bộ đệm dữ liệu (FDBA) $FFFFB7 Địa chỉ cơ sở hệ số bộ lọc (FCBA) $FFFFB8 Thanh ghi chiều/kênh lọc (FDCH) Bảng 3. Địa chỉ cơ sở của các thanh ghi EFCOP Thanh ghi dữ liệu vào (FDIR)
FDIR là thanh ghi FIFO 4 từ 24 bit dùng để truyền dữ liệu từ DSP tới EFCOP. Nhiều nhất 4 mẫu có thể được viết vào FDIR với cùng một địa chỉ. Dữ liệu từ FDIR được truyền tới FDM để xử lý lọc. Khi hoạt động dữ liêu chỉ được viết vào FDIR khi bit trạng thái FDIBE được đặt. Dữ liệu truyền đi có thể được khởi động bằng yêu cầu ngắt hoặc yêu cầu DMA. Cả nhân DSP56307 và điều khiển DMA đều lấy thông tin từ FDIR để ghi.
Thanh ghi dữ liệu ra (FDOR)
FDOR là thanh ghi chỉ đọc 24 bít để truyền dữ liệu từ EFCOP tới DSP. Kết quả xử lý lọc được chuyển từ FMAC tới FDOR. Khi hoạt động chỉ đọc dữ liệu từ FDOR khi bít trạng thái FDOBF được đặt điều đó chỉ ra rằng thanh ghi FDOR đã chứa dữ liệu. Khi đọc xong dữ liệu từ FDOR thì bít FDOBF được xoá. Dữ liệu truyền đi có
thể khởi động bằng yêu cầu ngắt hoặc yêu cầu DMA. Thanh ghi FDOR được đọc thông tin từ nhân DSP56307 hoặc điều khiển DMA.
Thanh ghi hằng số K (FKIR)
FKIR là thanh ghi chỉ đọc 24 bít để chuyển hằng số từ DSP tới EFCOP. Các hằng số lọc được viết vào FKIR trước khi xử lý loại bỏ tiếng vọng và được chuyển tới bộ cộng FMAC. Chỉ có nhân DSP56300 mới có thể lấy thông tin từ FKIR để đọc hoặc ghi.
Thanh ghi đếm (FCNT)
Thanh ghi FCNT là thanh ghi đọc viết 24 bít dùng để chọn độ dài của bộ lọc. Số đếm ban đầu luôn luôn được viết vào thanh ghi FCNT trước khi cho phép EFCOP (đặt bít FEN-bít 0 của FCSR). Không được thay đổi nôi dung của thanh ghi FCNT trừ khi EFCOP ở trạng thái reset (FEN=0). Ở trạng thái reset, môđun EFCOP không hoạt động nhưng nội dung của thanh ghi FCNT được giữ nguyên.
Bít Tên bít Giá trị Chức năng
23-12 - Các bít này được bảo toàn và điền giá trị 0
11-0 FCNT Đếm
- Các bít này có giá trị là số lượng các hệ số trừ 1 Bảng 4. Các bit của thanh ghi FCNT
Thanh ghi điều khiển trạng thái EFCOP (FCSR)
FCSR là thanh ghi đọc viết 24 bit dùng để nhân DSP56307 điều khiển chế độ hoạt động của EFCOP và quan sát trạng thái EFCOP. Tất cả các bit FCSR đều được xoá sau khi reset cả bằng phần cứng và phần mềm. Để đảm bảo hoạt động đúng không được thay đổi các bit FCSR trừ khi EFCOP ở trạng thái reset (FEN=0) ngoại trừ FEN, FDIOE, FDIIE, FUPD và FADP.
Bit Tên bit Giá trị Chức năng
23-16 - Các bít này được bảo toàn và điền giá trị 0
15 FDOBF Bộ đệm dữ liệu ra đầy-bít trạng thái
0 FDOR rỗng
DSP hoặc DMA
14 FDIBE Bộ đệm dữ liệu vào đầy-bít trạng thái
0 FDIR đầy
1 FDIR rỗng và sẵn sàng được ghi dữ liệu bởi nhân DSP hoặc DMA
13 FCONT Xảy ra tranh chấp-bít trạng thái
0 Không xảy ra tranh chấp bộ nhớ
1 Xảy ra tranh chấp bộ nhớ giữa nhân DSP và EFCOP
12 FSAT Trạng thái bão hoà-bít trạng thái
0 Không xảy ra tràn trên hoặc tràn dưới 1 Xảy ra tràn trên hoặc tràn dưới
11 FDOIE Cho phép ngắt dữ liệu ra
0 Cấm ngắt
1 Cho phép ngắt
10 FDIIE Cho phép ngắt dữ liệu vào
0 Cấm ngắt
1 Cho phép ngắt
9 - Các bít này được bảo toàn và điền giá trị 0
8 FSCO Chế độ chia sẻ các hệ số-Chỉ có hiệu lực trong chế độ đa kênh
0 Các hệ số liên tiếp 1 Các hệ số được chia sẻ
7 FPRC Chế độ xử lý trạng thái khởi tạo-Chỉ có hiệu lực với bộ lọc FIR
0 Cho phép khởi tạo 1 Cấm khởi tạo
6 FMLC Chế độ lọc đa kênh
0 Cấm chế độ lọc đa kênh 1 Cho phép lọc đa kênh
5-4 FOM Chế độ hoạt động-Chỉ có hiệu lực với bộ lọc
FIR (bít FLT trong FCSR=0) 00 Chế độ 0: bộ lọc FIR thực
01 Chế độ 1: bộ lọc FIR phức
10 Chế độ 2: bộ lọc FIR phức với phần thực thay đổi, lối ra là phần ảo
11 Chế độ 3: Độ lớn
3 FUPD Cập nhật bộ lọc-chỉ có hiệu lực với bộ lọc FIR (bít FLT trong FCSR=0), tự động xoá bởi EFCOP và tự động đặt trong chế độ thích nghi (bít FADP trong FCSR=1)
0 Cập nhật hệ số hoàn toàn 1 Cập nhật hệ số ban đầu
2 FADP Chế độ lọc thích nghi-chỉ có hiệu lực với bộ lọc FIR (bít FLT trong FCSR=0) 0 Cấm chế độ lọc thích nghi 1 Cho phép chế độ lọc thích nghi 1 FLT Loại bộ lọc 0 Bộ lọc FIR 1 Bộ lọc IIR 0 FEN Cho phép bộ lọc
0 EFCOP cấm và trong trạng thái reset
1 Cho phép EFCOP
Bảng 5. Chức năng của các bit trên FCSR Thanh ghi điều khiển ALU (FACR)
FACR là thanh ghi đọc/ghi 24 bit. Nhân DSP56307 điều khiển chế độ hoạt động chính của đơn vị logic số học (ALU). Tất cả các bit FACR đều được xoá sau khi reset bằng phần cứng hoặc phần mềm.
Bit Tên bit Giá trị Chức năng
23-7 - Các bit này được bảo toàn và điền giá trị 0
6 FISL Tỉ lệ dữ liệu vào-trong mỗi trường hợp tỉ lệ được quyết định bởi bít FSCL[1:0] trong FCSR
IIR
1 Chỉ chia tỉ lệ bộ phản hồi IIR
5 FSA Chế độ số học 16 bit
0 Cấm chế độ số học 16 bit 1 Cho phép chế độ số học 16 bit
4 FSM Chế độ bão hoà
0 Cấm chế độ bão hoà 1 Cho phép chế độ bão hoà
3-2 FRM Chế độ làm tròn 00 Làm tròn hội tụ 01 Làm tròn bù hai 10 Cắt số (không làm tròn) 11 Bảo toàn 1-0 FSCL Hệ số tỉ lệ 00 Nhân tỉ lệ=1
01 Nhân tỉ lệ=8 (dịch trái 3 bit) 10 Nhân tỉ lệ=16 (dịch trái 4 bit) 11 Bảo toàn
Bảng 6. Chức năng của các bit trên FACR Địa chỉ cơ sở của dữ liệu (FDBA)
FDBA là thanh ghi đếm đọc ghi 16 bit được sử dụng như con trỏ địa chỉ để trỏ tới dải FDM. FDBA trỏ tới vị trí để viết mẫu tiếp theo. FDBA trỏ tới một bộ đệm liên kết theo module kích thước M, định nghĩa bằng chiều dài bộ lọc (M=FCNT[11:0]+1). Miền địa chỉ của bộ đệm được định nghĩa bởi địa chỉ biên trên và biên dưới. Biên địa chỉ dưới là giá trị FDBA với giá trị 0 được điền ở k bít có trọng số thấp nhất, khi đó 2k≥M≥2k-1
và vì thế sẽ là bộ số của 2k. Biên trên bằng biên dưới nhân với (M-1). Vì chọn M≤2k (FCNT được ấn định), các khối dữ liệu nhớ nối tiếp được tạo ra khi mà các bộ đệm bội số vòng cho bộ lọc đa kênh được định vị. Nếu M<2k, sẽ có một khoảng trống giữa các bộ đệm vòng liên tiếp của 2k-M. Con trỏ địa chỉ không nhất thiết phải bắt đầu tại biên địa chỉ dưới và kết thúc tại biên địa chỉ trên. Nó có thể trỏ tới bất cứ nới nào trong miền
địa chỉ đinh nghĩa theo môđun. Nếu con trỏ địa chỉ dữ liệu được gia số và đạt đến biên trên của bộ đệm theo môđun nó sẽ được trỏ tới biên dưới.
Địa chỉ cơ sở của hệ số (FCBA)
FCBA là thanh ghi đọc/ghi 16 bit được sử dụng như con trỏ địa chỉ trỏ tới dải FCM của EFCOP. FCBA trỏ tới vị trí đầu tiên của bảng hệ số. FCBA trỏ tới một bộ đệm liên kết theo module kích thước M định nghĩa chiều dài bộ lọc (M=FCNT[11:0]). Miền địa chỉ của bộ đệm theo module được định nghĩa bằng biên địa chỉ trên và biên địa chỉ dưới. Biên địa chỉ dưới là giá trị FCBA với các k bít có trọng số thấp nhất có giá trị 0, khi đó 2k≥M≥2k-1 vì thế sẽ được chọn là bộ số của 2k. Biên trên bằng biên dưới nhân với (M-1). Vì chọn M≤2k (FCNT được ấn định), các khối dữ liệu nhớ nối tiếp được tạo ra khi mà các bộ đệm bội số vòng cho bộ lọc đa kênh được định vị. Nếu M<2k, sẽ có một khoảng trống giữa các bộ đệm vòng liên tiếp của 2k-M. Con trỏ địa chỉ phải được ấn định trỏ tới biên địa chỉ dưới (k bit trọng số thấp nhất có giá trị 0). Khi tính toán, con trỏ địa chỉ hệ số luôn luôn bắt đầu tại biên dưới và kết thúc tại biên trên. Vì thế khi đọc FCBA luôn cho giá trị biên địa chỉ dưới.
Thanh ghi đếm số chiều/kênh (FDCH)
FDCH là thanh đọc/ghi 24 bit dùng để cài đặt số lượng các kênh sử dụng trong chế độ đa kênh và cài đặt tỉ lệ chiều trong chế độ bộ FIR. FDCH được ghi trước khi cho phép EFCOP (đặt bít FEN-bit 0 của FCSR). FDCH chỉ được thay đổi khi EFCOP ở trạng thái reset (FEN=0). Trong chế độ reset module EFCOP không hoạt động nhưng nội dung của thanh ghi FDCH vẫn được giữ nguyên.
Bit Tên bit Chức năng
23-12 - Các bit này được bảo toàn và điền giá trị 0 11-8 FDCM Số chiều
Các bit này ghi số chiều trừ 1
7-6 - Các bit này được bảo toàn và điền giá trị 0
5-0 FCHL Số kênh -chỉ có hiệu lực trong chế độ đa kênh (bit FMLC của FCSR bằng 1). Các bit này ghi số kênh trừ 1
Hình 24. Kênh truyền 0 của DMA
Hình 25. Kênh truyền 1 của DMA
