(a) Loại IC 20 chân gầm (b) Loại IC 16 chân rết
2.4.2. Mô tả chức năng các chân
– Chân 1: RSET
Kết nối một điện trở giữa chân này với CPGND thiết lập dòng ra bơm nạp lớn nhất. Trên danh nghĩa điện áp thế năng chân RSET là 0.56 V. Mối quan hệ của ICP và RSET là: ICPmax= 23,5/RSET. Vì vậy, do RSET =4.7KΏ , ICPmax = 5 mA .
– Chân 2: CP – Charge Pump Output
Khi cho phép, chân này cung cấp ± ICP tới bộ lọc vòng, bộ lọc sẽ điều khiển VCO ngoại vi.
– Chân 3: CPGND – Charge Pump Ground
Nối đất cho bơm nạp.
– Chân 4: AGND – Analog Ground
Nối đất cho bộ chọn trước thang tỷ lệ.
– Chân 5: RFINB – Complementary Input to the RF Prescale
Lối vào bổ sung RF của bộ chọn trước thang tỷ lệ. Điểm này có tách riêng ra để nối đất với một tụ vòng có giá trị nhỏ 100 pF.
– Chân 6: RFINA – Input to the RF Prescale
Lối vào RF bộ chọn trước thang tỷ lệ. Tín hiệu đầu vào nhỏ này được liên kết từ VCO.
– Chân 7: AVDD – Analog Power Supply
Nguồn nuôi tương tự, có dải từ 2.7V÷5.5V. Những tụ tách tín hiệu tương tự nối đất coi như chân này đóng. AVDD phải có giá trị giống như DVDD.
– Chân 8: REFIN – Reference Input
Lối vào chuẩn. Đây là một CMOS lối vào, có một ngưỡng cửa VDD / 2 và một trở kháng đầu vào cân bằng 100kΏ lối vào. Lối vào này có thể được điều khiển bởi một TTL hoặc máy phát dao động tinh thể CMOS hoặc nó có thể liên kết.
– Chân 9: DGND – Digital Ground
Chân đất số.
– Chân 10: CE – Chip Enable
Một mức logic thấp từ chân này ngắt điện cho thiết bị và đặt lối ra bơm nạp vào chế độ trạng thái thứ ba. Chân có mức logic cao sẽ cung cấp điện cho thiết bị phụ thuộc vào trạng thái hiện tại của bit F2 khi tắt điện.
– Chân 11: CLK – Serial Clock Input
Lối vào xung đồng bộ nối tiếp. Xung đồng bộ nối tiếp này được sử dụng để đồng bộ hoá dữ liệu nối tiếp vào thanh ghi. Dữ liệu được khoá trong 24 bit của thanh ghi dịch trên khoảng cách CLK. Đầu vào này là một lối vào CMOS trở kháng cao.
– Chân 12: DATA – Serial Data Input
Lối vào dữ liệu nối tiếp. Dữ liệu nối tiếp được tải MSB đầu tiên với 2 LSB có các bit điều khiển, lối vào này là một đầu vào CMOS trở kháng cao.
– Chân 13: LE – Load Enable, CMOS Input
Khi LE ở mức cao, dữ liệu được lưu ở thanh ghi dịch được tải vào trong một trong bốn khoá, khoá được chọn sẽ dùng làm bit điều khiển.
– Chân 14: MUXOUT
Bộ ghép bội lối ra này sẽ cho phép tách xung đồng bộ (Lock Detect), thang tỷ lệ RF, hoặc thang tỷ lệ tần số tiêu chuẩn truy cập với thiết bị ngoại vi.
– Chân 15: DVDD – Digital Power Supply
Nguồn nuôi số, có dải từ 2.7V ÷ 5.5V. Những tụ tách tín hiệu số nối đất coi như chân này đóng. DVDD phải có giá trị giống như AVDD.
– Chân 16: VP – Charge Pump Power Supply
Nguồn bơm nạp này có thể lớn hơn hoặc bằng VDD . Trong hệ thống VDD=3V. Nó có thể là 6V và được dùng để điều khiển một VCO với một dải chọn lên đến 6V.
2.4.3. Đặc điểm kỹ thuật của họ IC ADF411x
AVDD= DVDD= 3V± 10% 13.5V<VP≤ 16.5V
AGND= DGND= 0V RSET= 47 k; dBm referred to 50 TA =TMIN đến TMAX. Nhiệt độ hoạt động cho B: từ ─40o
C đến 85o C
Thông số B version B chips Đơn vị Chú thích
ĐẶC ĐIỂM RF( 3V)
Độ nhạy lối vào RF ─15/ 0 ─15/0 dBm min/max
Tần số lối vào RF 0.2/3.7 0.2/3.7 GHz min/max Sử dụng cho tần số thấp, SR> 130V/ µs Tần số lối ra bộ chia trước 165 165 MHz max
ĐẶC ĐIỂM RF( 5V)
Độ nhạy lối vào RF ─10/0 ─10/0 dBm min/max
Tần số lối vào RF 0.2/3.7 0.2/3.7 GHz min/max Sử dụng cho tần số thấp, SR> 130V/ µs 0.2/4.0 0.2/4.0 GHz min/max Mức lối vào = - 5dBm Tần số lối ra bộ thang chia
trước 200 200 MHz max
ĐẶC ĐIỂM CỦA REFIN
Tần số lối vào REFIN 5/150 5/150 MHz min/max f<5 MHz, SR>100 V/µs
Độ nhạy lối vào
0.4/AVDD 0.4/AVDD Vp-p min/max AVDD= 3.3V, thế hiệu dịch AVDD/ 2 1.0/AVDD 1.0/AVDD Vp-p min/max
f ≥ 5 MHz, AVDD= 5V, thế hiệu dịch 5V, thế hiệu dịch AVDD/ 2
Điện dung lối vào REFIN 10 10 pF max
Dòng vào REFIN ± 100 ± 100 µA max
TẦN SỐ BỘ TÁCH SÓNG PHA 5 5 MHz max
NGUỒN DÒNG
ICP suy giảm/ nguồn RSET= 4.7 k
Mức cao 640 640 µA
Mức thấp 80 80 µA
Độ chính xác tuyệt đối 2.5 2.5 %
Thang RSET 3.9/10 3.9/10 k
Dòng dò 3 trạng thái ICP 5 5 nA max
Kết hợp nguồn dòng và suy giảm 3 3 % 1V≤ VCP≤ VP- 1V
ICP VS. VCP 1.5 1.5 % 1V≤ VCP≤ VP- 1V
ICP vs. Nhiệt độ 2 2 % VCP= VP/2
NGUYÊN LÝ ĐẦU VÀO
VINH, điện thế lối vào mức cao 0.8×DVDD 0.8×DVDD Vmin VINL, điện thế lối vào mức thấp 0.2×DVDD 0.2×DVDD Vmax
IINH/ IINL, dòng vào ± 1 ± 1 µA max
CIN, điện dung lối vào 10 10 pF max
NGUYÊN LÝ ĐẦU RA
VOH, điện thế lối ra mức cao DVDD- 0.4 DVDD- 0.4 Vmin IOH= 500µA
VOL, điện thế lối ra mức thấp 0.4 0.4 Vmax IOL=500µA
NGUỒN NUÔI
DVDD ADDD ADDD
VP 13.5/16.5 13.5/16.5 Vmin/ Vmax
IDD(AIDD+ DIDD) 16 11 mA max 11 mA
IP 0.25 0.25 mA max TA= 25o C
Nguồn chế độ chờ 1 1 µA
ĐẶC TRƯNG NHIỄU
Pha nhiễu ─ 212 ─ 212 dBc/ Hz