Nhƣ đã trình bày ở Chƣơng I, việc nghiên cứu để đƣa ra công nghệ chế tạo đƣợc các sợi nano, và sau đó là linh kiện nano, trong điều kiện còn hạn chế nhiều về cơ sở vật chất, kiến thức chuyên ngành là một nhiệm vụ khó khăn, nhƣng cấp thiết và mang nhiều ý nghĩa và ích lợi quan trọng. Để giải quyết đƣợc nhiệm vụ này, chúng tôi đã chọn các phƣơng pháp nghiên cứu sau :
Nghiên cứu, phân tích các tài liệu, bài báo chuyên ngành, về chế tạo nano nói chung và chế tạo sợi nano nói riêng. Từ đó tìm cách học hỏi các điểm mạnh, cũng nhƣ chỉ ra các điểm hạn chế của mỗi phƣơng pháp chế tạo, đúc rút ra phƣơng pháp khả thi để chế tạo sợi nano Si.
Để phát hiện đƣợc các biomakers sợi nano Si sử dụng phải là các sợi đơn tinh thể (single crsytalline Silicon) có chất lƣợng cao. Và thƣờng đƣợc chế tạo từ các đế Silic đặc biệt loại semiconductor on insulator (SOI). Do đó trong quá trình tìm hiểu tài liệu, các công nghệ liên quan đến việc chế tạo sợi nano từ đế SOI đƣợc quan tâm đặc biệt.
Trao đổi kiến thức với các chuyên gia hàng đầu trong lĩnh vực chế tạo nano và sợi nano. Tìm hiểu khả năng chế tạo của các thiết bị và cơ sở vật chất hiện có của Phòng Thí Nghiệm Công Nghệ Nano (PTN CNNN) ĐHQG TPHCM và các đơn vị trong nƣớc.
Sau quá trình trên chúng tôi đã đƣa ra quy trình công nghệ để chế tạo SiNWs FET và quy trình đó gồm các bƣớc chính sau đây [Hình 2-1…10]
1. Chuẩn bị wafer 2. Oxy hóa tạo lớp SiO2 3. Tạo màng Si3N4
4. Quang khắc (photolithography) 5. Ăn mòn khô lớp Si3N4
7. Ăn mòn ƣớt lớp SiO2
8. Ăn mòn dị hƣớng tạo sợi Si 9. Tẩy lớp Si3N4
10. Ăn mòn lớp SiO2 hình thành sợi Silic
11. Chế tạo điện cực kim loại để kết nối sợi Si ra mạch ngoài-hình thành cấu trúc transistor hiệu ứng trƣờng sợi Si (SiNW FET)
12. Tạo lớp cách điện, bảo vệ bề mặt điện cực
Hình 2-1. Wafer SOI có cấu trúc 3 lớp, đế là lớp bán dẫn Silic, giữa là lớp cách điện SiO2, trên cùng là lớp Silic - lớp này dùng đề chế tạo sợi SiNW FET.
Hình 2-2. Lớp SiO2 được tạo trên lớp Silic ban đầu có chiều dày 40nm.
Hình 2-4. Quá trình quang khắc. (a) khi lớp photoresit được phủ trên lớp Si3N4;(b) là những nơi photoresist bị chiếu sáng sẽ có màu tím; (c) những phần màu tím bị rửa trôi trong dung dịch thuốc hiện (developer).
Hình 2-5. Lớp Si3N4 bị ăn mòn tại những vùng lớp photoresist đã được tẩy trong khi những vùng không bị tầy lớp Si3N4 vẫn còn giữ lại.
Hình 2-7. Ăn mòn lớp SiO2 40nm, sau quá trình ăn mòn thu được cấu trúc hình bên phải
Hình 2-8.(a) cơ chế ăn mòn dị hướng wafer Silic <100> trong dung dịch bazơ của kim loại kiềm; (b) kết quả sau khi ăn mòn dị hướng tạo sợi Silic
Hình 2-10.(a) mặt cắt sợi chế tạo được, ( b) nhìn nghiêng từ trên cao với nhiều sợi song song nhau, hai đầu sợi là vùng sẽ phủ làm điện cực.
Hình 2 (1-10): Sơ đồ khối các bƣớc công nghệ chế tạo sợi Silic trên đế SOI.
2.1.1.1 Wafer:
Wafer sử dụng để chế tạo sợi Silic là loại đế đặc biệt Semiconductor on insulator (SOI), có định hƣớng <100>, kích thƣớc 4-inch (100 mm). Độ dày: 525 µm của hãng Soitec – Pháp. Lớp đơn tính thể trên cùng đƣợc pha tạp Bo với nồng độ 1015/cm3 để trở thành chất bán dẫn loại P. Với nồng độ pha tạp nhƣ thế lớp này có điện trở bề mặt là 1-10 Ωcm-2.
Trƣớc khi đƣa đi chế tạo, wafer đƣợc rửa bằng dung dich aceton sau đó đến ethanol và nƣớc khử ion (DI water). Tiếp theo wafer đƣợc nung tại 1200C trong 5 phút nhằm làm bay hết hơi nƣớc. Sau cùng ngâm wafer trong dung dịch piranha (H2SO4 + H2O2) nhằm tẩy hết chất hữu cơ bám trên wafer.
2.1.1.2 Oxy hóa tạo màng SiO2
Màng SiO2 đƣợc tạo thành theo phản ứng oxy hóa sau:
Si + O2 SiO2
Điều kiện: tại nhiệt độ 10000C – áp suất 760mmHg- trong thời gian 3 phút. Khi đó lớp SiO2 hình thành có độ dày là 40nm. Lớp Silic còn lại chƣa bị oxy hóa ở phía dƣới là 50nm. Sau này sợi Silic sẽ đƣợc chế tạo trên lớp dày 50nm này, và nhƣ thế các sợi sẽ có độ dày 50nm.
2.1.1.3 Tạo màng Si3N4
Sau khi tạo màng SiO2 chúng ta tiếp tục tạo màng Si3N4 40nm bằng kỹ thuật lắng đọng hơi hóa học áp suất thấp (Low pressure chemical vapor deposition- LPCVD): màng Si3N4 tạo ra trong trƣờng hợp này có mục đích là tạo lớp bảo vệ trong các quá trình ăn mòn Silic để tạo sợi nano Silic. Trong trƣờng hợp này chúng tôi sử dụng thêm lớp Si3N4 vì lớp này đƣợc chế tạo trong điều kiện nhiệt độ cao và áp
suất thấp do đó có liên kết chặt chẽ với lớp SiO2 hơn nhiều so với trƣờng hợp chỉ sử dụng lớp photoresist trên lớp SiO2.
Lớp Si3N4 nhƣ vậy có thuận lợi cho quá trình kiểm soát ăn mòn lớp Silic hình thành sợi sau này. Màng Si3N4 đƣợc tạo thông qua phản ứng sau:
3 SiH4(gas) + 4 NH3(gas) → Si3N4(solid) + 12 H2(gas)
Tốc độ tạo màng Si3N4 6nm/phút - Thời gian: 7 phút - Nhiệt độ 650 0C. Khi đó ta đƣợc cấu trúc nhƣ [Hình 2-3].
2.1.1.4 Quang khắc (photolithography)
Wafer sau khi tạo đƣơc màng Si3N4 tiến hành phủ chất cảm quang 907/12 (photoresist 907/12) bằng phƣơng pháp phủ quay (spin coating) với tốc độ quay 4000 vòng/phút trong thời gian 30 giây. Độ dày màng photoresist thu đƣợc là 1,2µm. Khi đã có lớp photoresist, ta thực hiện bƣớc quang khắc bằng ánh sáng 365nm qua mặt nạ xuống lớp photoresist. Thời gian chiếu đƣợc tối ƣu hóa là 5 giây. Mặt nạ đƣợc thiết kế dùng để che những vị trí không cần chiếu ánh sáng, những vị trí mà sau này ta sẽ chế tạo sợi SiNWs.
Sau quá trình quang khắc là bƣớc soft bake, wafer đƣợc nung trên đế nhiệt tại nhiệt độ 90oC trong thời gian 1 phút nhằm làm cho bay hơi dung môi, tăng độ bám dính lớp photoresist lên đế. Tiếp theo là bƣớc development, mục đích của bƣớc này làm hiện ra cấu trúc mong muốn khi rửa đi những vị trí nào của chất cảm quang bị chiếu sáng, ngƣợc lại những chỗ không bị chiếu sáng sẽ còn lại. Chất làm cấu trúc trong trƣờng hợp này là dung dich NaOH loãng có nồng độ 2,5% cùng một số chất phụ gia. Thời gian ngâm wafer trong trong dung dịch developer là 55 ± 5 giây. Sau khi đó lấy ra ngay rồi rửa lại bằng nƣớc khử ion (DI water). Sau quá trình rửa là quá trình hard bake, wafer đƣợc ủ nhiệt wafer tại nhiệt độ 120oC trong thời gian 25 ± 5 phút nhằm làm tăng độ bền nhiệt, hóa và vật lý của lớp photoresist.
2.1.2 Ăn mòn khô lớp Si3N4
Tiếp theo là quá trình ăn mòn lớp Si3N4
Chất khí dùng trong ăn mòn khô này là hỗn hợp khí CHF3 + Ar
Điều kiện ăn mòn: công suất 100 W; tốc độ ăn mòn: 25 nm/phút; thời gian: 2 phút; áp suất: 10 mTorr. Đến lúc này ta có cấu trúc nhƣ sau [Hình 2-5]:
2.1.2.1 Tẩy lớp photoresist
Tiếp theo bƣớc ăn mòn Si3N4 là bƣớc tẩy lớp photoresist bằng cách ngâm wafer trong dung dịch acetone trong 5 phút, và ngâm trong dung dịch Piranha 15 phút để rửa hết lớp photoresist còn lại trên bề mặt lớp Si3N4. Kết quả ta đƣợc cầu trúc nhƣ
[Hình 2-6].
2.1.2.2 Ăn mòn ƣớt lớp SiO2
Bƣớc 6 là quá trình ăn mòn lớp SiO2 (40nm) để hình thành một dạng khuôn định vị cho bƣớc tiếp theo ăn mòn chọn lọc lớp Si hình thành cấu trúc sợi Silic.Chất ăn mòn là dung dịch BHF (buffered HF) đƣợc pha theo tỉ lệ NH4F : HF (49%) = 7:1 Phản ứng ăn mòn: SiO2 + 6HF --> H2SiF6 + 2H2O
Dung dịch BHF ăn mòn lớp oxít với tốc độ xấp xỉ 80nm/phút tại nhiệt độ phòng. Nhƣ thế chỉ cần 30 giây để ăn mòn hết lớp oxít có độ giầy 40 nm. Tuy nhiên trong đề tài này,chúng tôi tiến hành ăn mòn lớp SiO2 trong thời gian 5 phút. Vì quá trính ăn mòn này là quá trình ăn mòn đẳng hƣớng nên khi màng SiO2 bị ăn mòn theo chiều từ trên xuống thì nó cũng bị ăn mòn theo chiều từ hai bên vào. Do đó sau khi ăn mòn xong lớp SiO2 dung dịch BHF tiếp tục ăn mòn lớp SiO2 ở bên dƣới lớp Si3N4. Nên sau một thời gian ăn mòn ta có cấu trúc vùng SiO2 bị ăn mòn sâu vào trong lớp Si3N4 [Hình 2-7].
2.1.2.3 Ăn mòn dị hƣớng tạo sợi Silic
Ăn mòn dị hƣớng lớp Si (50nm) là một bƣớc quan trọng nhằm kiểm soát kích thƣớc sợi Si đƣợc tạo ra. Bởi vì mặt mạng <100> có ít các nguyên tử Silic hơn so với mặt mạng <111> (mặt có các nguyên tử xếp chặt) nên khi ăn mòn theo hƣớng <100> nhanh hơn ăn mòn theo hƣớng <111> 400 lần. Kết quả có thể hình thành những cấu trúc mong muốn.
Chất ăn mòn: dung dịch KOH (2,5%);
Si + OH- + 2H2O SiO2(OH)22- + 2H2
Điều kiện ăn mòn: Tốc độ ăn mòn theo hƣớng <100> lớn hơn 400 lần so với hƣớng <111>. Đồng thời khi ăn mòn sẽ tạo ra mặt bên có góc hợp với mặt phẳng nằm ngang một góc 54,7 độ trong và góc 35,3 độ so với phƣơng thẳng đứng.
Tốc độ: 1nm/phút; nhiệt độ phòng; thời gian 50 phút. Tới thời điểm này ta có cấu trúc nhƣ sau [Hình 2-8]:
2.1.2.4 Tẩy lớp Si3N4
Tẩy lớp Si3N4 (40nm)
Chất ăn mòn: H3PO4 85%: 3Si3N 4 + 27H2O + 4H3PO4 = 4(NH2)3PO2 + 9H2SiO3
Điều kiện ăn mòn: Tốc độ: 3 nm/phút ; Nhiệt độ: 1800
C; Thời gian 15 phút. Kết quả nhƣ [Hình 2-9].
2.1.2.5 Ăn mòn SiO2 hình thành sợi Silic
Bƣớc cuối cùng trong quá trình ăn mòn tạo sợi Si là ăn mòn lớp SiO2 (40nm), lớp còn lại nằm trên phần sợi để hiện bề mặt sợi.
Chất ăn mòm: Axít HF loãng với tỉ lệ HF : H2 O = 1: 50
SiO2 + 6HF --> H2SiF6 + 2H2O
Điều kiện ăn mòn: Tốc độ ăn mòn 7nm/phút; Nhiệt độ: t0 phòng; Thời gian: 7 phút Cuối cùng ta đƣợc cấu trúc SiNW FET nhƣ [Hình 2-10].
2.1.2.6 Chế tạo điện cực
Chế tạo điện cực là một bƣớc quan trọng trong quá trình chế tạo SiNW FET vì nếu điện cực có tiếp xúc không tốt sẽ ảnh hƣỡng rất lớn đến sự hoạt động của cảm biến sau này.
Các bƣớc công nghệ đƣợc trình bày trong [Hình 2.11- 2.13] để mô tả quá trình chế tạo điện cực và lớp thụ động hóa cho nó. Trƣớc tiên lớp cảm quang (photoresist) đƣợc phủ lên trên toàn bộ wafer chứa sợi Silic đã chế tạo đƣợc. Sau khi đƣợc chiếu sáng chúng ta sẽ rửa chất cảm quang bị chiếu này bằng dung dịch thuốc hiện (developer) trong thời gian 1 phút. Khi đó hai đầu sợi không bị phủ bởi lớp photoresist sẽ đƣợc phủ Pt/Ti bằng phƣơng pháp bóc bay với tốc độ 6nm/phút trong 12 phút. Sau đó phần kim loại Pt/Ti phủ lên chất cảm quang trên phần sợi đƣợc liff_ off nên sẽ làm nổi phần sợi dùng làm bộ phận cảm biến ra ngoài.
Khi chế tạo xong phần điện cực, ta ủ nhiệt nhằm cố định tính chất của vật liệu, tăng tiếp xúc và giảm các sai hỏng, giảm các bẩy điện tử, tạo sự ồn định của thiết bị.
Hình 2-11. Bước chế tạo điện cực gồm sáu bước nhỏ: (a) bước phủ photoresist, (b) chiếu ánh sáng làm thay đổi tính chất của photoresist, (c) development rửa trôi những phần photoresist bị chiếu, (d) phủ lớp đệm điện cực bằng kim loại Ti mục đích tạo tiếp xúc ohmic, (e) phủ kim loại Platin làm điện cực, (f) liff off-tẩy kim loại trên lớp photoresist và photoresist đó.
2.1.3 Thụ động bề mặt điện cực
Sợi đƣợc chế tạo có kích thƣớc chiều dài 10µm nên khoảng cách giữa cực nguồn và cực máng trong transistor nhỏ. Chính vì vậy, chúng ta phải chế tạo lớp cách điện nhằm ngăn chặn hiện tƣợng phóng điện hoặc rò điện giữa hai điện cực, đặc biệt khi đo trong môi trƣờng sinh học. Vì lý do trên ta cần chế tạo một lớp cách điện cần thiết làm ngăn chặn hoặc hạn chế quá trình này là cần thiết. Sau đó tiếp tục thụ động bề mặt điện cực để chống dòng rò bằng cách tạo lớp cách điện ngăn giữa hai điện cực này nhƣ sau:
Tiếp tục phủ chất cảm quang lên phần sợi và kết hợp với mặt nạ thích hợp để khi chiếu ánh sáng qua thì điện sẽ đƣợc chiếu sáng, sau đó đƣa vào dung dịch thuốc hiện (chỉ những phần nào cần phủ chất cách developer) để tẩy những phần vừa bị chiếu. Sau đó lắng đọng SiO2 bằng kỹ thuật e-beam (chùm điện tử), áp suất: 5-10 Torr; dòng phát: 150 đến 200 mA; hiệu điện thế: 10KV lên phần cần làm chất cách điện vừa bị lộ ra trong bƣớc trên. Sau khi có lớp SiO2 phần chất cảm quang còn lại sẽ đƣợc tẩy đi bằng dung dịch aceton. Cuối cùng ta thu đƣơc một cấu trúc transistor hiệu ứng trƣờng sợi Silic.
Hình 2-12. Các bước thực hiện khi chế tạo lớp cách điện thụ động điện cực. (a) mặt bên của sợi đã chế tạo, (b) phủ photoresist, (c) chiếu ánh sáng lên vùng photoresist cần tẩy đi, (d) development tẩy lớp photoresist bị chiếu, (e) phủ lớp cách điện SiO2 bằng phương pháp e-beam, (f) liff off hình thành cầu trúc có vách ngăn cách điện giữa hai điện cực
Hình 2-13. Transistor được chế tạo có dạng như hình vẽ. Vùng chính giữa sợi Silic có chiều dài 10µm, chiều rộng 2µm là vùng sẽ được chức năng bề mặt làm cảm biến. Hai đầu điện cực lộ ra để cắm nguồn điện, hai lớp cách điện hai bên điện cực ngăn chặn dòng rò.
2.2 CHỨC NĂNG HÓA BỀ MẶT SỢI NANO
SiNW FET đƣợc chế tạo xong để trở thành cảm biến phát hiện một đối tƣợng nào đó phải qua bƣớc chức năng hóa bề mặt sợi Si.
Chức năng hóa bề mặt là quá trình làm thay đổi tính chất bề mặt một thiết bị (SiNWs FET) để biến nó thành một cảm biến sinh học nhằm phát hiện các đối tƣợng sinh học, phân tử sinh học, các protein…Cụ thể ở đây chúng ta sẽ gắn các chất nhận biết tế bào ung thƣ vú (UTV) lên sợi Silic trong SiNWs FET để phát hiện các tế bào ung thƣ vú lƣu chuyển trong máu. Trong phần này chúng tôi trình bày SiNW FET đƣợc chức năng miễn dịch qua kháng nguyên, là loại cảm biến thƣờng đƣợc dùng nhất. Mục đích của cảm biến SiNW FET là đạt đƣợc sự siêu nhạy của các sợi và tính chuyên biệt của chúng, chỉ nhận biết một loại đối tƣợng nhất định, từ đó cảm biến với nhiều SiNW FET có thể nhận biết đƣợc nhiều chất cùng lúc. Vì thế có nhiều cách khác nhau để chức năng hóa bề mặt mà vẫn đảm bảo đƣợc mọi tính chất của vật liệu cảm biến là một yêu cầu hết sức quan trọng. Do đó, yêu cầu đặt ra là làm sao chúng ta có thể gắn các kháng nguyên cần thiết nhƣ: anti-cytokerotin hỗn hợp lên sợi Silic của chúng ta. Anti-cytokerotin thực tế là các protein gồm các amino axit liên kết lại với nhau nên chứa gốc amin NH2 và nhóm –COOH.
Để chuyển SiNWs FET thành cảm biến phát hiện tế bào ung thƣ vú đƣợc thực hiện thông qua việc gắn các kháng thể đơn dòng lên sợi Silic sau khi đã chế tạo thành công SiNW FET nhằm phát hiện các kháng nguyên của tế bào biểu mô biểu hiện trên bề mặt tế bào ung thƣ vú.
Có hai cách xử lý bề mặt trong quy trình chức năng hóa bề mặt: một là xử lý ngay trên lớp SiO2, hai là xử lý trên bề mặt Silic nguyên chất.
Trong điều kiện tự nhiên bình thƣờng, Silic sẽ phản ứng với hơi nƣớc hình thành lớp oxít tự nhiên SiO2 (2-6nm) bảo vệ bên ngoài. Chính vì nguyên nhân đó nên khi SiNW FET đã chế tạo xong nếu chƣa sử dụng ngay sẽ có lớp oxít này.
Si + 2H2O SiO2 + 2H2
Lớp này có tính cách điện nhằm bảo vệ sợi Silic bên trong không bị ăn mòn hƣ hỏng trong điều kiện tự nhiên. Hiện tƣợng này giống với hiện tƣợng tạo lớp Al2O3 của nhôm trong điều kiện tự nhiên.
2.2.1 Biomarkers
Biomarker đƣợc định nghĩa là chất sinh học chỉ thị mang dấu hiệu cho một bệnh, một chất, một trạng thái sinh học nào đó hoặc một trạng thái bệnh tật đƣợc biển