Để cắt giảm thông tin thừa bằng phương pháp số, trước tiên tín hiệu đo được số hóa nhờ bộ chuyển đổi ADC, sau đó các giá trị lấy được này được trực tiếp đưa vào máy tính. Một thuật toán sẽ tự động lựa chọn những giá trị cần thiết (đảm bảo không lớn hơn e0 cho trước) để đưa vào hệ thống điều khiển. Như vậy việc giảm thông tin thừa ở đây là sau thiết bị đo. Bản chất của thuật toán số cũng không khác phương pháp tương tự.
Số hóa bởi Trung tâm Học liệu http://www.lrc-tnu.edu.vn/
a. Algôrit ngoại suy bậc thang (đa thức bậc không)
Giả sử cho trước sai số e0, giá trị này được ghi vào ô nhớ của máy tính. Tín hiệu x t( )sau khi đi quá ADC được đưa vào máy tính. Máy tính sẽ tự động lựa chọn những giá trị của tín hiệu đảm bảo sai số e0cho trước và chuyển sang hệ thống điều khiển, còn những giá trị khác sẽ bị loại.
Thuật toán được thể hiện như sau: + Ở thời điểm to , giả sử có x0.
+ x0 được nhớ vào Ram cùng lúc có thể có thể truyền đi hoặc đưa vào xử lý. + Ở thời điểm t1 xuất hiện x1
+ Tính độ sai lệch giữa hai giá trị (t1) = /x1 - x0/
+ So sánh giữa (t1) với 0 cho trước; nếu (t1) < 0 thì x1 bị loại bỏ, coi như thông tin thừa, tiếp tục điểm thứ hai.
+ Ở thời điểm t2 xuất hiện x2
+ Tính (t2) = /x2 - x0/ + So sánh giữa (t2) với 0
+ Nếu (t2) < 0 thì x2 bị loại bỏ coi như thông tin thừa và cứ tiếp tục . + t3 xuất hiện x3 ....
+ Giả sử ở 1 thời điểm tk xuất hiện xk mà có (tk) ≥ . Lúc đó giá trị xk được ghi lại và được truyền đi hay đưa vào xử lý còn x0 được xoá; khoảng thời gian rời rạc là : Δtk = tk - t0 ; t0 là điểm đầu của đường ngoại suy, tk là điểm cuối của đường ngoại suy đó.
( ) x t k x 0 e 0 t 1 t t2t3 tn 0 x
Số hóa bởi Trung tâm Học liệu http://www.lrc-tnu.edu.vn/
Hình 2.4. Phương pháp ngoại suy bậc thang
b. Algôrit nội suy tuyến tính
Phương pháp ngoại suy bậc thang có một nhược điểm là có thể tín hiệu được lấy mẫu sai lệch lớn hơn e0, ngoài ra tỉ lệ giảm thông tin thừa chưa lớn. Tuy nhiên, phương pháp này dễ sử dụng và dễ dàng cho việc lập trình.
Nội dung của phương pháp nội suy tuyến tính được trình bày cụ thể trong thuật toán sau:
+ Ở thời điểm to → x0.
+ x0 được nhớ vào RAM cùng lúc có thể có thể truyền đi hoặc đưa vào xử lý. +Ở thời điểm t1 xuất hiện x1: được nhớ nhưng không truyền đi
+ Ở thời điểm t2 xuất hiện x2; x2 được nhớ nhưng không truyền đi
+ Tính tỷ số các số gia bậc 1 của đa thức nội suy lagrăng qua 2 điểm x0 và x2
2 0 2 0 2 0 ( , )t t x x t t - Ñ = - + Tính giá trị đa thức nội suy ở t1 : p1( t1)
P1( t1) = x0 + ( , )(t t2 0 t1 t0)
+ Tính độ sai lệch ở t1 : (t1) = /x1 - p1(t1)/
+ So sánh giữa (t1) với 0 cho trước; nếu (t1) < 0 thì tín hiệu sẽ không truyền đi coi như thông tin thừa.
+ t3 xuất hiện x3 ; x3 được nhớ , không truyền đi
+ Tính tỷ số các số gia bậc 1 với đa thức nội suy P2(t) :
3 0 3 0
3 0
( , )t t x x t t
+ Tính các giá trị của đa thức nội suy ở t1, t2:
p2( t1) = x0 + ( , )(t t3 0 t1 t0)
Số hóa bởi Trung tâm Học liệu http://www.lrc-tnu.edu.vn/
+ Tính độ sai lệch của phép nội suy tại t1 , t2 (t1) = /x1 - p2(t1)/
(t2) = /x2 - p2(t1)/
+ So sánh (t1) và (t2) với 0 + Nếu (t1) < 0 và (t2) < 0
thì giá trị x2 không chấp nhận và không được truyền đi coi như TT thừa. + Giả sử ở tk nào đó xuất hiện xk và đa thức nội suy là
( ) ( )( ) 1 0 ; 0 0 k k p - t = x + Ñ t t t - t trong đó: 0 0 0 ( , ) k k k x x t t t t mà ta có: k-1(tj) = xj pk 1 tj 0 với 0 < j < k thì xk-1 được chấp nhận
+ tk 1 tk 1 t0 khoảng nội suy lúc đó trong dây liên lạc hoặc đưa vào sử lý là giá trị xk-1. Khoảng nội suy mới được xác định bắt đầu từ tk-1
Như vậy phép nội suy tuyến tính được tiến hành theo cách nối liền các điểm bằng đoạn thẳng P(t): ( ) ( )( ) 1 0 0 0 1 0 k k k x x p t x t t t t - - - = + - -
Đoạn thẳng tiếp theo sẽ đi qua điểm xk-1 và giá trị tiếp theo của quá trình rời rạc hoá thích nghi.
( ) x t 0 t 1 t 2 t 3 t tn 0 x ( ) 1 p t ( ) 2 p t ( ) 3 p t 4 t
Số hóa bởi Trung tâm Học liệu http://www.lrc-tnu.edu.vn/
Số hóa bởi Trung tâm Học liệu http://www.lrc-tnu.edu.vn/
KẾT LUẬN CHƢƠNG 2
Chương 2 đã trình bày các phương pháp để thiết kế bộ điều khiển số, trong đó phương pháp xấp xỉ trên miền thời gian liên tục có ưu điểm là khi đã thiết kế được bộ điều khiển PID tương tự, thì ta chỉ cần chọn thời gian trích mẫu hợp lý, là ta có thể suy ra được bộ điều khiển PID số phù hợp.Trong khi đó ta cần phải giải một phiếm hàm mục tiêu và phương trình Ricati để tìm ra bộ điều khiển LQR. Tuy nhiên, bộ điều khiển LQR sẽ có chất lượng tốt hơn hẳn bộ điều khiển PID số. Bộ điều khiển Deab-Beat dựa trên nguyên tắc cân bằng mô hình và kéo tất cả các điểm cực của hệ kín về gốc tọa độ.
Một phần quan trọng trong việc nâng cao chất lượng của bộ điều khiển số đó là việc cắt giảm thông tin thừa, trong luận văn đã trình bày chi tiết thuật toán cắt giảm thông tin thừa sử dụng máy tính, hay vi xử lý bằng ngoại suy bậc thang hay nội suy tuyến tính. Điều này sẽ được kiểm chứng trong chương 3.
Số hóa bởi Trung tâm Học liệu http://www.lrc-tnu.edu.vn/
CHƢƠNG 3: NÂNG CAO CHẤT LƢỢNG HỆ THỐNG VIÊN BI CÁNH TAY ĐÒN (BALL AND BEAM)