Các thanh ghi đƣợc xây dựng dựa trên các flip flop, cụ thể ở đây là flip flop D (DFF). Vì vậy trƣớc hết, ta xem xét cấu trúc mạch của DFF [1,7,10].
Hình 5.3.2-1 thể hiện kí hiệu và sơ đồ mạch của flip-flop D không có đầu vào xóa (DFF1).Trong sơ đồ V, G là đầu vào nguồn cung cấp, CLK là đầu vào xung nhịp, Q và nQ là đầu ra không đảo và đảo của flip-flop. Flip flop này đƣợc sử dụng để xây dựng thanh ghi DAC. Flip flop đƣợc tạo thành từ 4 cổng và đảo 2 đầu vào (ANAND2) và một cổng đảo (AINV). (Sơ đồ mạch của các cổng logic đƣợc trình bày trong phần phụ lục).
Hình 5.3.2-1 Kí hiệu (a) và sơ đồ mạch (b) của DFF1
Trong đó 2 cổng và đảo X9, X10 tạo thành flip flop RSFF với đầu vào R, S đƣợc xác định theo phƣơng trình sau:
CLK D R . (5.3.2-1) CLK D S . (5.3.2-2) Hoạt động của RSFF này đƣợc tóm tắt ở bảng sau:
R S Q'
0 0 Tổ hợp cấm
0 1 0
1 0 1
1 1 Q
Bảng 5.3.2-1 Hoạt động chức năng của RSFF
trong đó Q là trạng thái hiện tại, Q' là trạng thái tiếp theo của flip flop
Khi đầu vào CLK ở mức cao (CLK='1'), RD,SD. Vì vậy trong trƣờng hợp này, khi đầu vào D ở mức thấp (D='0'), Q'='0' và khi D='1', Q'='1', tức là Q'=D. Còn khi đầu vào CLK ở mức thấp (CLK='0'), R=S='1', điều này có nghĩa là flip flop sẽ giữ nguyên trạng thái của nó. Kết quả mô phỏng và sơ đồ layout của mạch này đƣợc thể hiện ở hình 5.3.2-2 và hình 5.3.2-3.
Hình 5.3.2-2 Kết quả mô phỏng hoạt động của DFF1
Hình 5.3.2-3 Sơ đồ layout của DFF1
Hình 5.3.2-4 Kí hiệu (a) và sơ đồ mạch (b) của DFF2
Flip-flop D có đầu vào xóa (DFF2) đƣợc xây dựng tƣơng tự nhƣ DFF1 ở trên, chỉ khác là có thêm đầu vào xóa nCLR. Khi đầu vào nCLR tích cực (nCLR='0') thì đầu ra không đảo của flip flop sẽ đƣợc xóa về 0. Ngƣợc lại khi nCLR không tích cực (nCLR='1'), DFF2 hoạt động giống với DFF1 đã xét ở trên. Biểu thức của các đầu vào R, S của RSFF cho DFF2 là: D CLK nCLR R . . (5.3.2-3) D CLK nCLR S . . (5.3.2-4) Rõ ràng, khi nCLR không tích cực, RD.CLK, S D.CLK. Vì vậy DFF2 hoạt động giống với trƣờng hợp DFF1 khi nCLR không tích cực. Còn khi nCLR tích cực, R='0' và S='1' đầu ra flip flop bị xóa về '0'. Hình 5.3.2-5 thể hiện kết quả mô phỏng hoạt động của flip flop này.
Hình 5.3.2-6 Sơ đồ layout của DFF2
5.3.2.3 Thanh ghi đầu vào (Input Register)
Thanh ghi có chức năng lƣu giữ 8 bit của từ mã đầu vào số (D7-D0) và đƣợc tạo bởi 8 flip-flop D có đầu vào xóa nhƣ thể hiện ở hình 5.3.2-7.
Các tín hiệu CLK và nCLR đƣợc tạo bởi khối điều khiển (Control Logic) dựa trên các tín hiệu đầu vào nCS, nWR và nCLR của DAC (xem mục 5.3.3)
Hình 5.3.2-8 Sơ đồ layout của thanh ghi đầu vào
5.3.2.4 Thanh ghi DAC (DAC Register)
Thanh ghi DAC bao gồm 2 thanh ghi 15 bit. Mỗi thanh ghi 15 bit này lƣu giữ 15 đầu ra của bộ lập mã thermometer. Tức là bộ chuyển đổi có 2 bộ lập mã thermometer 4 đầu vào và 15 đầu ra, 1 bộ lập mã có 4 đầu vào là 4 bit thấp (D3-D0) và 1 bộ lập mã có 4 đầu vào là 4 bit cao (D7-D4). Các thanh ghi này đƣợc tạo thành từ các DFF1 nhƣ thể hiện ở hình 5.3.2-9b.
Hình 5.3.2-9 Kí hiệu (a) và sơ đồ mạch (b) của thanh ghi 15bits
Hình 5.3.2-10 Sơ đồ layout của thanh ghi 15bits