CHƯƠNG 2. PHƯƠNG PHÁP VÀ NỘI DUNG NGHIÊN CỨU
2.2. NỘI DUNG NGHIÊN CỨU
2.2.5. Thiết kế mạch điều khiển
2.2.5.1. Khối vi điều khiển.
a. Giới thiệu họ vi điều khiển AVR .
AVR là họ vi điều khiển 8 bit theo công nghệ mới, với những tính năng rất mạnh được tích hợp trong Chip của hãng Atmel theo công nghệ RISC (viết tắt của Reduced Instructions Set Computer - Máy tính với tập lệnh đơn giản hóa ), nó mạnh ngang hàng với các họ vi điều khiển 8 bit khác như PIC, Pisoc. Do ra đời muộn hơn nên họ vi điều khiển AVR có nhiều tính năng mới đáp ứng tối đa nhu cầu của người sử dụng. So với họ 8051, 89xx thì nó có độ ổn định, khả năng tích hợp, sự mềm dẻo trong việc lập trình và tiện lợi hơn rất nhiều.
b. Các đặc điểm chính
Kiến trúc RISC với hầu hết các lệnh có chiều dài cố định, truy nhập bộ nhớ nạp lưu trữ thanh nghi đa năng.
Có nhiều bộ phận ngoại vi ngay trên chip, bao gồm: Cổng vào/ra số, bộ biến đổi ADC, bộ nhớ EEFROM, bộ định thời, bộ điều chế độ rộng xung (PWM), …
Hầu hết các lệnh đều thực hiện trong một chu kỳ xung nhịp.
Hoạt động với chu kỳ xung nhịp cao, có thể lên đến 20 MHz tuỳ thuộc từng loại chip cụ thể.
Bộ nhớ chương trình và bộ nhớ dữ liệu được tích hợp ngay trên chip.
Khả năng lập trình được trong hệ thống, có thể lập trình được ngay khi đang được cấp nguồn trên bản mạch không cần phải nhấc chip ra khỏi bản mạch.
Hỗ trợ cho việc lập trình bằng ngôn ngữ bậc cao – ngôn ngữ C.
c. Các đặc tính.
Hiệu năng cao, tiêu thụ năng lượng ít.
Kiến trúc RISC.
131 lệnh mạnh, hầu hết các lênh thực hiện trong một chu kỳ.
32 Thanh ghi 8-bit đa năng.
Tốc độc thực hiện lên tới 20 triệu lệnh trong 1 giây với tần số 20MHz.
Có 2 bộ nhân, mỗi bộ thực hiện trong thời gian 2 chu kỳ.
Các bộ nhớ chương trình và dữ liệu cố định.
8 Kb bộ nhớ flash có khả năng tự lập trình trong hệ thống.
Có thể thực hiện được 10.000 lần ghi/xoá.
Vùng mã Boot tuỳ chọn với những bit khoá độc lập.
Lập trình trên trong hệ thống bởi chương trình on-chip Boot.
Thao tác đọc trong khi nghi thực sự.
512 bytes EEFROM.
Có thể thực hiện 100.000 lần ghi /xoá.
1Kb SRAM bên trong .
Lập trình Khoá an ninh phần mềm.
Ghép nối ngoại vi.
2 bộ định thời/ bộ đếm 8 bit với các chế độ tỷ lệ định trước và chế độ so sánh.
1 bộ định thời/ bộ đếm 16 bit với các chế độ tỷ lệ định trước riêng biệt, chế độ so sánh và chế độ bắt giữ.
Bộ thời gian thực với bộ tạo dao động riêng biệt.
6 kênh PWM.
6 kênh, ADC 10 bit.
Giao điện nối tiếp 2 dây hướng tới byte.
Bộ truyền tin nối tiếp USART khả trình.
Giao diện SPI chủ / tớ.
Watchdog Timer khả trình với bộ tạo dao động bên trong riêng biệt.
Máy so mẫu tương tự bên trong.
Ngắt và đánh thức theo sự thay đổi của các chân.
d. Các loại vi điều khiển ATmega16
ATmega161
ATmega162
ATmega163
ATmega169
ATmega32
ATmega323
ATmega103
ATmega64/128/2560/2561
Trong đồ án vi điều khiển Atemega32 được sử dụng để điều khiển mô hình máy quấn dây biến áp tự động.
e. Vi điều khiển Atemega32.
Atmega 32 là vi điều khiển thuộc họ AVR, có 40 chân, trong đó có 4 PORT A, B, C, D. Mỗi PORT có 8 chân, có thể khai báo là đầu vào hoặc đầu ra tùy người sử dụng. Các chân còn lại là chân nguồn, đất, reset(Hình 2.28), và có chân gắn thạch anh để tạo tần số dao động cho nó. Chức năng của từng PORT như sau:
- PORTA ngoài nhiệm vụ là chân đầu vào, ra nó còn có nhiệm vụ riêng là kênh chuyển đổi ADC.
- PORTB dùng kết nối với LCD, đầu vào cổng nạp chương trình, chân điều khiển PWM.
- PORTD chân điều khiển PWM, chân truyền dữ liệu, chân nhận dữ liệu.
- PORTC chân đầu vào, chân đầu ra, Kết nối I2C.
Hình 2.39. Hình dạng bên ngoài của ATEMEGA32
Hình 2.40. Sơ đồ chân của ATEMEGA 32
Đặc tính ATmega 32.
Up to 16 MHz
On-chip 2-cycle Multiplier
16K Bytes of In-System Self-Programmable Flash 1024 Bytes EEPROM
2K Byte Internal SRAM Three Timer/Counters Four PWM Channels 8-channel, 10-bit ADC
Programmable Watchdog Timer Full Duplex Operation USART
JP1
PROGRAM 1 2 3 4 5 6
MISO 5V MOSI
RESET SCK VSS
JP4
LCD 1 2 3 4 5 6 7 8 9 10 RD_LCD
EN_LCD RS_LCD
MOSI DB4_LCD
SCK MISO R20
503
5V
5V VSS
DK_PWM2 R18
330
VSS 5V
J12
CON7 1 2 3 4 5 6 7 D34
LED
J11
CON8 1 2 3 4 5 6 7 8 JP3
CON3_IR 1 2 3
RESET C28
1u
C29 4.7u
C30 100n
R4 10k D5
4148 VSS
5V
RESET
VSS VSS
Y 1 12M
C32 27p C33
27p
C34 100n C35 100n
VSS
5V
VSS
5V C37 1u DK_ROLE7
U3
ATMEGA32 PB0/XCK/T0 1
PB1/T1 2
PB2/INT2/AIN0 3
PB3/OC0/AIN1 4
PB4/SS 5
PB5/MOSI 6
PB6/MISO 7
PB7/SCK 8
RESET 9 10 VCC 11 GND
XTAL2 12
XTAL1 13 PD0/RXD
14
PD1/TXD 15
PD2/INT0 16
PD3/INT1 17
PD4/OC1B 18
PD5/OC1A 19
PD6/ICP 20
PD7/OC2 21
PC0/SCL 22 PC1/SDA 23 PC2/TCK 24 PC3/TMS 25 PC4/TDO 26 PC5/TDI 27 PC6/TOSC1 28 PC7/TOSC2 29
AVCC 30
AGND 31
AREF 32 PA7/ADC7 33 PA6/ADC6 34 PA5/ADC5 35 PA4/ADC4 36 PA3/ADC3 37 PA2/ADC2 38 PA1/ADC1 39 PA0/ADC0 40
SW1 Reset
1 4
2 3
CT3 CT4 MOSI
SCK MISO
CT1 5V VSS
CT4 CT3 CT2 RD_LCD
RS_LCD
DB4_LCD EN_LCD
CT1 DK_PWM5
DK_PWM4
CT2 DK_ROLE4
DK_ROLE5
DK_PWM6 DK_PWM7
DK_ROLE6
DK_ROLE3 DK_PWM3 DK_ROLE2
Hình 2.41. Sơ đồ khối Atemega32
Linh kiện.
+ C32, C33 tụ pi 27àF.
+ Y1 thạch anh 12.000 MHz.
+ ATMEGA32 chíp điều khiển.
+ SW1 nút nhấn.
+ C30, C34, C35 lần lượt là tụ pi 100nF.
+ C28, C37 tụ húa 1àF.
+ C29 tu húa 4, 7àF.
2.2.5.2. Khối nguồn
a. Nguồn cấp cho vi điều khiển
Để đơn giản ta sử dụng nguồn máy tính và nguồn máy tính điện áp rất ổn định và ít gây nhiễu cho mạch vi điều khiển.
b. Các tính năng của nguồn máy tính:
– Sự ổn định của điện áp đầu ra: sai lệch +−5% so với điện áp danh định khi mà nguồn hoạt động đến công suất thiết kế.
– Điện áp đầu ra là bằng phẳng, không nhiễu.
– Hiệu suất làm việc cao, đạt trên 80% (Công suất đầu ra/đầu vào đạt >80%).
– Nguồn không gây ra từ trường, điện trường, nhiễu sang các bộ phận khác xung quanh.
– Khi hoạt động toả ít nhiệt, gây rung, ồn nhỏ.
– Các dây nối đầu ra đa dạng, nhiều chuẩn chân cắm, được bọc dây gọn gàng và chống nhiễu.
– Đảm bảo hoạt động ổn định với công suất thiết kế trong một thời gian hoạt động dài.
– Dải điện áp đầu vào càng rộng càng tốt, đa số các nguồn chất lượng cao có dải điện áp đầu vào từ 90 đến 260Vac, tần số 50/60 Hz.
Hình 2.42. Nguồn máy tính
Ta dùng nguồn máy tính nguồn 5VDC cấp cho vi điều khiển ATMEGA32 và nguồn 12VDC cấp cho động cơ phay.
Hình 2.43. Sơ đồ nguyên lý khối nguồn Phân tích:
Diot D3 có tác dụng chỉnh lưu dòng điện từ xoay chiều thành một chiều, các tụ điện có tác dụng san phẳng điện áp sau chỉnh lưu, diot zener D4 là một diode ổn áp giúp điện áp cấp cho AVR không vượt quá ngưỡng xấp xỉ 5V, LM7805 là IC ổn áp cho điện áp ra là +5V, nó chỉ có tác dụng ổn áp khi điện áp vào lớn hơn điện áp ra (trong khoảng giá trị cho phép của nó).
Linh kiện.
+ Đi ốt 4700 (x1).
+ IC ổn áp LM 7805 (x1).
12V
J7 5VDC 1 5V 2 GND 5V
C9 1100uF
C10 104
C11 2200uF
C12 104 U2
LM7805 1 VI
GND2
VO 3 D3
DIODE
GND
D4 5.1V
D5 RED R2
1k J1
12VAC 1 2
+ Tụ phân cực 2200uF (x2), 1100uF (x2).
+ Tụ không phân cực 104 (x2).
+ Đi ốt zener hoạt động khi quá tải 5, 1V (x2).
+ LED báo hiệu nguồn (x1).
+ Điện trở hạn dòng 1K (x1).
+ Jack cắm 2 (x2).
c. Nguồn cấp cho mạch công suất.
Dùng nguồn máy tính nguồn 8VDC cấp cho mạch công suất: opto, irf, động cơ bước và động cơ kéo cơ cấu lên xuống.
C3 4700UF
R22 1k C7
4700UF
GND
D22 LED C2
1000UF
C4 104 JP7
HEADER 2 1 2
8V
C6
104
NGUON CHO DONG CO BUOC VA OPTO
Hình 2.44. Nguồn nối giữa nguồn máy tính với mạch công suất + Nhiệm vụ:
Dùng nguồn máy tính đã có sẵn những mức điện áp cần thiết, vì vậy ta chỉ cần thiết kế mạch lọc nhiễu và kết nối với mạch vi điều khiển và mạch công suất.
+ Hoạt động:
Rắc cắm jp2, jp7 được kết nối từ nguồn máy tính qua các con tụ hóa(cực), tụ pi lọc nguồn và giúp ổn định điện áp hoạt động.
2.2.5.3. Khối LCD hiển thị.
Hình 2.45. Sơ đồ khối hiển thị LCD
Hình 2.46. Hình LCD 16x2 Phân tích:
LCD đảm nhận vai trò hiển thị các thông số, các thông tin cần nhập vào hay các thông tin xử lý mà bộ điều khiển đang hoạt động được. Loại LCD được sử dụng là loại SD-DM1602A, có 2 hàng, mỗi dòng 16 kí tự.
Kết cấu LCD gồm 16 chân, trong đó: hai chân 1, 2 dùng để cấp nguồn cho LCD hoạt động, chân thứ 3 (chân VEE) được nối vào đầu ra của biến trở dùng để điều chỉnh độ tương phản, 2 chân 15, 16 (chân A và K ) là 2 chân cấp nguồn.
Từ chân 4 → 14 là các chân điều khiển được nối với vi điều khiển, các chân 4, 5, 6 được dùng để điều khiển hoạt động của LCD, các chân còn lại là 8 bit Data dùng để truyền nhận dữ liệu.
2.2.5.4. Khối công suất và khối opto cách li a. OPTO.
Dùng để cách ly phần mạch Vi điều khiển và phần mạch công suất và chống nhiễu cho thiết bị điều khiển
Hình 2.47. Linh kiện OPTO b. IRF540N
Hình 2.48. Linh kiện IRF540
Nguyên tắc hoạt động của IRF150 nó giống như là một khóa điện tử khi chân G được kích với một dòng điện nhất định thì chân D va chân S sẽ được nối với nhau và có dòng điện chạy từ chân D xuống chân S, dựa trên nguyên tắc đó để chúng ta thiết kế mạch điều khiển.
c. Mạch điều khiển động cơ bước trục quấn.
M2 IRF540
DK2
8V ISO3
OPTO ISOLATOR-A_0
12 43
ISO4
OPTO ISOLATOR-A_0
12 43
OPTO1
M1 IRF540
OPTO3
D6 4007
5V
ISO2
OPTO ISOLATOR-A_0
12 43
R3 10K 8V 8V
GND
OPTO4
GND R5
10K C
R14
220
1 2
3 4 5
STEP4 ISO1
PC817
12 43
DONG CO BUOC 1
R2
10K OPTO1
STEP3 STEP1 M3
IRF540 OPTO3
DK1
STEP2
STEP4 STEP3 STEP1 8V
OPTO4
8V D7
4007
DK4 DK3
GND
STEP2
M4 IRF540
D9 4007 D8
4007 R1
10K
OPTO2
OPTO2
GND
JP4
HEADER 5 1 2 3 4 5
Hình 2.49. Sơ đồ mạch điều khiển động cơ bước 1(động cơ quấn) d. Mạch điều khiển động cơ bước trục vitme.
STEP6 8V
STEP5
GND
ISO12
OPTO ISOLATOR-A_0
12 43
R13 10K ISO11
OPTO ISOLATOR-A_0
12 43
OPTO6 OPTO8
D17 4007 GND
DONG CO BUOC 2
5V
M12 IRF540
STEP6
8V DK7
DK6
STEP8 OPTO5
ISO9
OPTO ISOLATOR-A_0
12 43
8V
OPTO7
ISO10
OPTO ISOLATOR-A_0
12 43
R11 8V
10K
R12 10K R10 10K
C R16
220
1 2
3 4 5
OPTO7
M9 IRF540
8V
D15 4007 M10
IRF540
GND
DK8
STEP7
OPTO8 OPTO6
D14 4007
STEP7 OPTO5
GND
JP6
HEADER 5 1 2 3 4 5 STEP5
STEP8 DK5
D16 4007 M11
IRF540
Hình 2.50. Sơ đồ mạch điều khiển động cơ bước 2(trục vitme)
Nhiệm vụ
– Mạch công suất cấp nguồn, điều khiển động cơ bước. Mỗi động cơ bước được thiết kế gồm 4 con IRF540N.
– Khối cách ly phần mạch này có nhiệm vụ cách ly điện áp giữa Vi điều khiển với điện áp phần mạch công suất để bảo vệ Vi điều khiển không bị treo khi đang hoạt động.
Hoạt động
– Khối cách ly chân 1 cua ốptô được trên 5V DC qua con điện trở hạn dòng 220 Ω, chân 2 được kết nối với các chân của Vi điều khiển. Khi các chân này ở mức 0 thì có dòng điện đi qua LED bên trong Opto, LED này sáng làm cho Photo tranzitor bên trong Opto thông. Khi Photo tranzito trong các opto được thông dẫn đến có dòng điện từ chân 4 điện áp 8V DC qua chân 3 đến kích IRF540N.
Khối công suất gồm các con IRF540N, điện trở 10K, diode4007. Khi có dòng chạy từ opto sang làm kích irf540n, khi đó irf được thông thì sẽ có điện áp đưa vào theo thứ tự các cuộn dây trong động cơ bước, làm cho động cơ quay. Các con điện trở 10K có chức năng chống nhiễu từ dòng rò của opto. Các con diode 4007 có chức năng chống dòng trả về của động cơ bước giúp bảo vệ khối công suất.
f. Sơ đồ mạch layout.
Hình 2.51. Sơ đồ mạch layout
Hình 2.52. Mạch điều khiển
2.2.5.5. Khối phím số
Hệ thống sử dụng bàn phím 4x4 có giao diện như sau:
-Sơ đồ nguyên lý:
Hình 2.53. Sơ đồ bàn phím
Khối này gồm: Các phím nhấn dùng thông qua chương trình biên dịch để ghi vào vi điều khiển.
Hiển thị các thông số trên
Lcd.
Nhập số lớp và đường kính từ bàn phím
Bắt đầu
Chạy phối hợp tốc độ hai trục khi ĐK dây là 0.20 mm
Chạy phối hợp tốc độ hai trục khi ĐK dây là 0.5 mm Chạy phối hợp tốc độ
hai trục khi ĐK dây 0.4 mm
Dừng chạy hệ thống động cơ
Kiểm tra số Lớp quấn ĐK=0.2
mm
ĐK=0.5 mm ĐK=0.4
mm
Chạy phối hợp động cơ với ĐK
được đặt Kiểm tra đường
kính dây
Chức năng của bàn phím: Dùng để nhập các thông số cần thiết phù hợp với mục đích sử dụng, trong đề tài bàn phím được dùng để nhập các thông số như đường kính dây, số lớp dây cần quấn.