Kiến trúc của dsPIC cho phép nạp dữ liệu rộng 24-bit tới bộ nhớ chương trình, do
đó các lệnh luôn luôn được xếp hàng tuy nhiên kiến trúc của nó có cải tiến so với kiến
trúc máy tính Hadvard nên dữ liệu cũng có thể được đưa ra ở trong không gian chương
trình.
Có hai phương pháp truy cập không gian chương trình, đó là:(xem hình 2.5)
- Thông qua các lệnh đặc biệt về bảng hoặc thông qua việc định địa chỉ và sắp xếp
lại 16K trang từ không gian chương trình trong nửa cao của không gian dữ liệu. Các lệnh
TBLRDL và TBLWTL cung cấp phương pháp đọc và ghi trực tiếp từ ít ý nghĩa nhất (LS Word) tại một địa chỉ bất kỳ trong không gian chương trình mà không cần thông qua
không gian dữ liệu. Hai lệnh TBLRDH và TBLWTH chỉ là phương thức mà 8 bít cao của
từ không gian chương trình có thể được truy xuất như dữ liệu.
- Bộ đếm chương trình (PC) được tăng lên hai với mỗi từ chương trình 24-bit. Điều này cho phép các địa chỉ bộ nhớ chương trình ánh xạ trực tiếp tới địa chỉ không gian dữ
liệu. Do đó bộ nhớ chương trình có thể được xem như hai không gian từ địa chỉ độ rộng
16-bit. Các lệnh TBLRDL và TBLWTL truy cập không gian chứa từ dữ liệu ít ý nghĩa
nhất (LS Data Word) và các lệnh TBLRDH, TBLWTH truy cập không gian chứa Byte dữ
liệu nhiều ý nghĩa nhất (MS Data Byte).
Sơ đồ trên chỉ ra cách EA được tạo cho hoạt động bảng và truy cập không gian dữ
liệu (PSV = 1). Tại đây P (từ bit 23 tới bit 0) chỉ thị từ không gian chương trình, còn D (từ
bit 15 tới bit 0) chỉ thị từ không gian dữ liệu.
2.3.3.3. Truy xuất dữ liệu từ bộ nhớ chương trình sử dụng không gian chương trình
32 Kbytes cao của không gian dữ liệu có thể được bản đồ hoá trong bất kỳ trang
16K từ bộ nhớ chương trình nào. Nó cho phép truy cập vào hằng số dữ liệu được lưu trữ
từ không gian dữ liệu X mà không cần các lệnh đặc biệt (như TBLRDL/H, TBLWTL/H).
Truy xuất không gian chương trình thông qua không gian dữ liệu được thực hiện
nếu bít ý nghĩa thấp nhất của không gian dữ liệu EA được đặt và chế độ hiển thị không gian chương trình được bật bằng cách đặt bit PSV trong thanh ghi điều khiển nhân của vi
Hình 2.5 Truy cập dữ liệu từ không gian chương trình
Truy xuất dữ liệu ở vùng này sẽ thêm vào một chu kỳ lệnh để lệnh được thực hiện, do đó nạp dữ liệu vào hai bộ nhớ chương trình là cần thiết.
Chú ý rằng chỉ phần cao của không gian dữ liệu có khả năng định địa chỉ thi luôn
là một phần của không gian dữ liệu X. Do đó, khi một thao tác DSP sử dụng việc bản đồ hoá không gian chương trình để truy cập bộ nhớ thi không gian dữ liệu Y thông thường sẽ lưu trữ trạng thái dữ liệu cho thao tác DSP, còn không gian dữ liệu X thường sẽ lưu giữ
hệ số của dữ liệu.
Tuy nhiên mỗi địa chỉ không gian dữ liệu , từ 0x8000 trở lên, bản đồ hoá trực tiếp vào địa chỉ của bộ nhớ chương trình đáp ứng (Hình 2.6) chỉ có 16 bit thấp của từ chương
trình 24 bit được sử dụng để lưu dữ liệu. 8 bit cao được lập trình để loại bỏ các lệnh
Hình 2.6. Ánh xạ không gian dữ liệu vào không gian chương trình 2.3.4. Các cổng vào ra I/O Port
Các cổng vào ra của dspic40f4011 đều có thiết kế có đầu vào là mạch Trigger Schmitt nhằm cải tiến khả năng chống nhiễu.
Tất cả các cổng vào ra đều có ba thanh ghi kết hợp với nhau điều khiển trực tiếp hoạt động của các cổng.
- Thanh ghi dữ liệu trực tiếp (TRISx) xác định cổng đó là Input hay Output. Nếu bit
dữ liệu trực tiếp là ‘1’, thì cổng đó là Input và ngược lại. Các cổng được định nghĩa là Input sau khi Reset.
- Thanh ghi cổng (PORT registers): dữ liệu ở một cổng I/O được truy xuất thông qua
thanh ghi PORTx. Đọc giá trị của thanh ghi PORT cổng nào sẽ có được giá trị của cổng đó. Ghi vào thanh ghi PORT của cổng tương đương việc xuất dữ liệu ra cổng đó.
- Thanh ghi LAT, kết hợp với một cổng I/O sẽ loại bỏ được các vấn đề có thể xuất
hiện khi đọc-thay đổi-ghi vào cổng đó. Đọc giá trị thanh ghi LAT sẽ trả về giá trị được
giữ ở đầu ra của bộ chốt cổng đó, thay cho giá trị ở cổng I/O. Việc ghi vào thanh ghi LATx cũng tạo ra hiệu quả như ghi vào thanh ghi PORTx.
Cấu hình tương tự cho cổng: khi sử dụng bộ ADC thì cổng được cấu hình là lối vào tương tự. Điều này sẽ được nói kĩ hơn ở phần miêu tả ADC.
Hình 2.7. Các cổng I/O của dsPic30F4011
2.3.5. Ngắt và cơ chế ngắt
Vi điều khiển dsPic30F4011 có tới 30 nguồn ngắt và 4 bộ xử lý loại trừ
(bẫy lỗi), bộ xử lý này sẽ cho phép các
ngắt theo mức ưu tiên được sắp đặt trước.
CPU có thể đọc bảng vector ngắt
và truyền địa chỉ được chứa trong
vector ngắt tới bộ đếm chương trình. Vector ngắt được truyền từ bus dữ liệu chương trình vào trong bộ đếm chương
trình thông qua bộ hợp kênh 24-bit, lối
vào của bộ đếm chương trình.
Bảng vector ngắt (Interrupt
Vector Table - IVT) và bảng vector
ngắt thay thế (Alternate Interrupt Vector Table - AIVT) được đặt gần điểm bắt đầu bộ nhớ chương trình
(0x000004). IVT và AIVT được chỉ ra
trong Bảng 2.2. Các thanh ghi điều
khiển ngắt và ưu tiên ngắt:
- Các thanh ghi 16-bit IFS0<15:0>, IFS1<15:0>, IFS2<15:0>
Tất cả các cờ ngắt được lưu trong
3 thanh ghi này. Các cờ được đặt tương ứng bởi của ngoại vi hoặc tín hiệu bên ngoài và có thể xoá bằng phần mềm.
Bảng 2.2. Bảng vector ngắt của dsPIC30F3012
INT Number
Vector
Number Interrupt Source Highest Natural Order Priority 0 8 INT0 – External Interrupt 0 1 9 IC1 – Input Capture 1 2 10 OC1 – Output Compare 1 3 11 T1 – Timer 1
4 12 IC2 – Input Capture 2 5 13 OC2 – Output Compare 2 6 14 T2 – Timer 2
7 15 T3 – Timer 3
8 16 SPI1
9 17 U1RX – UART1 Receiver 10 18 U1TX – UART1 Transmitter 11 19 ADC – ADC Convert Done 12 20 NVM – NVM Write Complete 13 21 SI2C - I2C Slave Interrupt 14 22 MI2C – I2C Master Interrupt 15 23 Input Change Interrupt 16 24 INT1 – External Interrupt 1 17 25 IC7 – Input Capture 7 18 26 IC8 – Input Capture 8 19 27 OC3 – Output Compare 3 20 28 OC4 – Output Compare 4 21 29 T4 – Timer4
22 30 T5 – Timer5
23 31 INT2 – External Interrupt 2 24 32 U2RX – UART2 Receiver 25 33 U2TX – UART2 Transmitter
26 34 Reserved
27 35 C1 – Combined IRQ for CAN1 28 - 38 36 - 46 Reserved
39 47 PWM – PWM Period Match 40 48 QEI – QEI Interrupt
41 49 Reserved
42 50 Reserved
43 51 FLTA – PWM Fault A
44 52 Reserved
45 - 53 53 - 61 Reserved
- Các thanh ghi 16-bit: IEC0<15:0>, IEC1<15:0>, IEC2<15:0>: Tất cả các bit điều
khiển cho phép ngắt đều nằm trong 3 thanh ghi này. Các bit này được sử dụng để cho
phép ngắt độc lập ngoại vi và tín hiệu ngoài
- Các thanh ghi ưu tiên ngắt: IPC0<15:0> ... IPC10<7:0>: Người sử dụng có thể chuyển đổi mức ưu tiên ngắt kết hợp với mỗi ngắt được giữ trong các thanh ghi này
- Nhóm bit IPL<3:0>: Mức độ ưu tiên của CPU hiện hành được lưu rõ ràng trong các bit này. Bit IPL<3> nằm trong thanh ghi CORCON, trong khi đó các bit IPL<2:0> nằm
trong thanh ghi trạng thái (SR)
- Hai thanh ghi 16-bit INTCON1<15:0>, INTCON2<15:0>: Chức năng điều khiển ngắt
toàn cục được xuất phát từ hai thanh ghi này. INTCON1 chứa các cờ điều khiển và trạng
thái của bộ xử lý loại trừ. INTCON2 điều khiển tín hiệu yêu cầu ngắt và việc bảng vector
ngắt thay thế.
Các nguồn ngắt có thể được người sử dụng sắp xếp mức ưu tiên từ 1 đến 7 thông
qua thanh ghi IPCx. Mỗi nguồn ngắt được kết hợp với một vector ngắt (bảng 2.2)
2.3.6. Các bộ định thời
Trong vi xử lý dsPIC40F4011 có tới năm bộ định thời (Timer) 16-bit. Trong đó các
Timer có thể hoạt động riêng biệt, riêng hai Timer 2, 3 và hai Timer 4, 5 có thể kết hợp
với nhau để trở thành một Timer 32 bit.
Về cấu trúc các Timer này khác nhau vì hai Timer 2 và 3 và hai Timer 4 và 5 có thể
kết hợp còn Timer 1 thì không. Timer 1 có cấu trúc kiểu A (Hình 2.10), Timer 2,4 kiểu B
và Timer 3,5 kiểu C. Về hoạt động các Timer có hoạt động gần giống nhau do đó ta sẽ tìm hiểu về Timer 1, các Timer còn lại là tương tự.
Timer 1 có thể hoạt động với nguồn tạo dao động tần số thấp 32KHz, và chế độ không đồng bộ với nguồn tạo dao động ngoài. Đặc điểm riêng biệt của Timer 1 đó là có thể dùng trong các ứng dụng thời gian thực.
Phần tiếp theo sẽ mô tả chi tiết cách thiết lập và sử dụng Timer 1 với ba chế độ:
- Timer 16-bit: trong chế độ này, timer sẽ tăng sau mỗi chu kỳ lệnh đến khi giá trị của
timer bằng giá trị của thanh ghi chu kỳ PR1 (Period Register) thì sẽ reset về ‘0’ và tiếp tục đếm.
- Counter đồng bộ 16-bit: trong chế độ này, timer sẽ tăng ở mỗi sườn lên của của xung
nhịp ngoài mà được đồng bộ với pha của các xung nhịp trong. Timer tăng đến giá trị nằm
trong thanh ghi PR1 thì dừng và reset timer về ‘0’ rồi tiếp tục đếm lên.
- Counter không đồng bộ 16-bit: khi hoạt động trong chế độ này, timer sẽ tăng dần sau
mỗi sườn lên của xung nhịp bên ngoài tác động vào. Timer sẽ tăng dần đến khi giá trị của
nó bằng thanh ghi PR1 thì bị reset về ‘0’ rồi lại tiếp tục đếm lên.
Hệ số chia tần của bộ định thời
Xung nhịp đầu vào (Fosc/4 hoặc xung nhịp ngoài) đưa vào Timer 16-bit và có thể được chia tần số theo các tỉ lệ sau: 1:1, 1:8, 1:64, 1:256 được xác định bởi các bit
TCKPS<1:0> của thanh ghi TxCON. Hệ số chia tần này (prescaler) có thể bị xoá khi xảy
ra một trong các điều kiện sau:
- Ghi vào TMR
- Ghi vào thanh ghi TxCON (trừ việc ghi vào bit TxCON) Reset thiết bị, như POR và BOR
DsPic30F4011 có 5 thanh ghi điều khiển Timer T1CON..T5CON. Các thanh ghi này
được chia ra làm 2 kiều. T1CON thuộc kiểu A, T2CON và T4CON thuộc kiểu B, T3CON
và T5CON thuộc kiểu C.
Hình 2.10. Sơ đồ khối của Timer 1
Hình 2.12. Sơ đồ khối Timer 3
(Sơ đồ khối Timer 4/5 32 bit và Timer 4,5 16 bit giống như Timer 2/3 32 bit và Timer 2,3
16 bit)
2.3.7. Bộ chuyển đổi tương tự số ADC
Vi điều khiển dsPic30F4011 cung cấp bộ chuyển đổi tương tự số 10-bit cho phép biến đổi tín hiệu tương tự đầu vào sang số độ dài 10-bit. Module này dựa trên thanh ghi SAR (Successive Approximation Register – thanh ghi xấp xỉ) và cung cấp tốc độ lấy mẫu
tối đa lên tới 100 ksps. ADC của dsPic30F4011 có tới 10 kênh tương tự lối vào được kết
hợp cả lấy mẫu và giữ mẫu. Lối ra của bộ lấy và giữ mẫu là lối vào của bộ chuyển đổi - tạo ra kết quả biến đổi. Điện thế tương tự chuẩn có thểlà điện thế nguồn cung cấp (AV-
DD/AVSS) hoặc mức điện thế của các chân VREF+/VREF-. Bộ biến đổi ADC của dsPIC bao gồm 6 thanh ghi:
- Ba thanh ghi điều khiển A/D: ADCON1, ADCON2, ADCON3
Chức năng điều khiển hoạt động của ADC.
- Thanh ghi lựa chọn lối vào: ADCHS Lựa chọn kênh vào để biến đổi.
- Thanh ghi cấu hình cổng ADPCFG
Cấu hình cổng trở thành lối vào tương tự hoặc vào ra số.
- Thanh ghi lựa chọn quét
2.3.7.1. Bộ đệm kết quả biến đổi A/D
Module ADC sử dụng RAM để làm bộ đệm lưu kết quả biến đổi A/D. Có tất cả 16
vị trí trong RAM được sử dụng để làm việc này, đó là: ADCBUF0, ADCBUF1,
ADCBUF2, ..., ADCBUFE, ADCBUFF. RAM chỉ có độ rộng 12-bit nhưng dữ liệu chứa
trong nó lại là một trong bốn dạng số 16-bit đó là: nguyên, nguyên có dấu, phân số, và phân số có dấu.
2.3.7.2. Các bước thực hiện biến đổi A/D
a) Thiết lập cấu hình cho module A/D
- Cấu hình các chân là lối vào tương tự, điện thế chuẩn và vào ra số.
- Chọn xung nhịp cho biến đổi.
- Cho phép module ADC có thể hoạt động. b) Cấu hình cho ngắt ADC nếu cần
- Xóa cờ ngắt ADIF
- Lựa chọn mức ưu tiên ngắt cho biến đổi A/D
c) Bắt đầu lấy mẫu
d) Đợi đủ thời gian cần thiết để hoàn thành e) Kết thúc lấy mẫu, bắt đầu biến đổi
f) Đợi biến đổi kết thúc bởi một trong hai điều kiện sau:
- Đợi ngắt từ ADC
- Đợi bit DONE được set
Chương 3. Thực Nghiệm
3.1. Phần Cứng
Phần cứng được em thiết kế dựa trên sơ đồ khối của một bộ khuyếch đại lock in số
(Digital Lock-In Amplifiers). Phần cứng thiết kế có những khối chính sau đây:(Hình 3.0) - Khối nguồn
- Khối các bộ lọc thông thấp (lowpass filter, LP Sallen key filter)
- Khối biến đổi DAC
- Khối khuyếch đại tín hiệu vào - Khối LCD
- Khối xử lý số trung tâm
Hình 3.1. Sơ Đồ Khối Phần Cứng Salenkey Filter Khuyếch Đại Lowpass Filter Màn Hình Hiển Thị LCD DAC R/2R Khối Xử Lý Số Trung Tâm dsPic30F4011 (DSP) Sensor Nguồn 5 V Nguồn +12V, -12V
3.1.1. Các khối nguồn
Các khối nguồn cần thiết kế để cung cấp nguồn cho toàn bộ các khối thành phần của
bộ khuyếch đại lock in. Cụ thể ở đây ta cần có nguồn +5V để cấp cho khối xử lý số trung tâm (Vi điều khiển dsPic30F4011) và màn hình hiển thị LCD, nguồn +12V,-12V để cung
cấp cho khối bộ lọc số và khối khuyếch đại tín hiệu vào. Sơ đồ của các khối nguồn này
được trình bày trên Hình 3.2.
3.1.2. Khối các bộ lọc thông thấp
Trong khóa luận này, cần sử dụng 2 bộ lọc thông thấp. Một bộ lọc thông thấp cơ bản
và một bộ lọc thông thấp Sallen Key Filter để thỏa mãn yêu cầu cắt tần số tại 10kHz. Sơ đồ bộ lọc thông thấp Sellen Key cơ bản được trình bày trên hình 3.3
Hình 3.3. Sơ đồ bộ lọc Sallen Key cơ bản
Sơ đồ bộ lọc Sallen Key dùng trong khóa luận được trình bày trên hình 3.4
Hình 3.4. Sơ dồ bộ lọc Sallen Key được sử dụng trong khóa luận
Để thỏa mãn tần số cắt là 10kHz trong khóa luận này em sử dụng tụ C2 = 1000pF
=> R1 = R2 = 0.707 / (2 · π · fo · C2) = 0.707 / (2 · π · 10kHz · 1000pF) = 11.2 K
Bộ lọc thông thấp còn lại được thiết kế để làm trơn tín hiệu sau khi qua bộ khuyếch đại analog.(xem hình 3.5)
Hình 3.5. Bộ lọc thông thấp low pass
3.1.3. Khối biến đổi DAC
3.1.3.1. Hoạt động của DAC và tính chất của nó
Hình 3.6. Ví dụ về bộ biến đổi DA 4 bít
Mục đích của bộ biến đổi DA, như đã nêu, là biến đổi tín hiệu nhị phân n bít thành dòng hay áp tương ứng. Hình 3.6 là một ví dụ về một bộ biến đổi DA 4 bít đơn giản.
Về nguyên tắc bộ chuyển đổi số-tương tự tiếp nhận một mã số n bít song song hoặc
nối tiếp ở lối vào và biến đổi ra dòng điện hoặc điện áp tương ứng ở lối ra. Dòng điện hay điện áp ở lối ra là hàm biến thiên phù hợp theo mã số ở lối vào.