- Cách 2: Phân tích xem xét từng ơ để điền trạng thái Việc làm này là logic, chặt chẽ và rõ ràng, tuy nhiên nhiều khi phân tích khơng thể q chi ly để
2. Đồ hình Moore
3.4. Tổng hợp mạch trình tự
B ớc 1: Thành lập bảng chuyển trạng thái.
Ta mã hố trạng thái nh sau:
X1- tín hiệu báo trạng thái của chuyển động 1. X2- tín hiệu báo trạng thái của chuyển động 2. Y - tín hiệu ra (tín hiệu kết quả của x1, x2)
Ch ơng 3
Mạch logic trình tự
3.4. Tổng hợp mạch trình tự
Bảng chuyển trạng thái đầy đủ nh hình 3.13. Trong bảng này các cột là các tổ hợp biến của tín hiệu vào x1, x2, cột cuối cùng là Y, có 7 hàng hiển thị 7 trạng thái của hệ (S1 ữS7).
Để thiết lập đ ợc bảng trạng thái (hình 3.13) ta tuần tự xét từng tổ hợp biến với tín hiệu ra, cụ thể là:
Trạng thái S1 (dòng 1): ở tổ hợp biến vào x1x2 = 00, hệ thống ch a làm việc, tín hiệu ra Y = 0, đó là trạng thái ổn định.
Trạng thái S2 (dòng 2): Lúc này x1x2 = 10, hệ thống làm việc với chuyển động 1 khởi động tr ớc - đúng yêu cầu, trạng thái ổn định và Y = 0.
Trạng thái S3 (dòng 3): Từ trạng thái 2, chuyển sang x1x2 = 11 - đúng trình tự, đó là trạng thái ổn định và Y = 0.
Trạng thái S4 (dòng 4): Từ trạng thái 3, chuyển sang x1x2 = 01 - sai trình tự, đó là trạng thái ổn định và Y = 1.
Trạng thái S5 (dòng 5): Từ trạng thái 4, chuyển sang x1x2 = 00 - sai trình tự, đó là trạng thái ổn định và Y = 1.
Ch ơng 3
Mạch logic trình tự
3.4. Tổng hợp mạch trình tự
Trạng thái S6 (dịng 6): Từ trạng thái 5, hệ làm việc sai, chuyển sang tác động đồng thời x1x2 = 11 - sai trình tự, là trạng thái ổn định và Y = 1.
Trạng thái S7 (dòng 7): Từ trạng thái 6, hệ đang ở trạng thái sai, chuyển sang tác động để x1x2 = 10 - vẫn ở trạng thái sai, là trạng thái ổn định và Y = 1.
Bằng lý giải t ơng tự ta tìm ra các trạng thái khơng ổn định và điền đầy các trạng thái vào bảng (hình 3.13).
Từ bảng trạng thái (hình 3.13) ta thấy hệ thống tồn tại các trạng thái khác nhau trong cùng một cột có kết quả đầu ra ng ợc nhau, khi có cùng một tổ hợp biến vào (trạng thái 1, 5 với x1x2 = 00, trạng thái 3, 6 với x1x2 = 11, trạng thái 2, 7 với x1x2 = 10). Để phân lập các trạng thái mâu thuẫn đó, hệ thống phải sử dụng các biến nội bộ, đó chính là ý nghĩa của mạch logic trình tự.
Tr ớc khi chọn các biến phụ, ta tìm các rút gọn các hàng của bảng (hình 3.13). Nguyên tắc rút gọn là 2 hàng t ơng đ ơng nhau thì rút gọn thành một hàng. Hai hàng đ ợc coi là t ơng đ ơg nhau khi có số trạng thái và kết quả đầu ra nh nhau, hoặc có thể suy ra đ ợc nhau. Và nh vậy từ bảng trạng thái hình 3.13 ta có thể rút gọn lại thành bảng trạng thái hình 3.14.
Ch ơng 3
Mạch logic trình tự
3.4. Tổng hợp mạch trình tự
B ớc 2: Thành lập bảng kích thích và bảng tín hiệu ra.
Với bảng chuyển trạng thái (hình 3.14), chỉ có 2 hàng, để phân biệt 2 hàng chỉ cần một biến nội bộ. Ta chọn biến nội bộ đó là y.
Với 3 biến x1, x2 và y, ta lập bảng trạng thái dạng bảng Karnaugh nh ở hình 3.15, từ bảng hình 3.15 ta lập bảng kích thích 3.16.
Bảng tín hiệu ra lúc này q đơn giản,khơng cần phải lập nữa, ta chọn luôn: L = y
B ớc 3: Viết ph ơng trình hàm ra và vẽ sơ đồ.
Từ bảng hình 3.16 ta có: Y = .x2 + y
Từ 2 ph ơng trình trên ta thiết kế đ ợc sơ đồ mạch rơ le nh hình 3.17. x1
Ch ơng 3
Mạch logic trình tự
3.4. Tổng hợp mạch trình tự