µP8086 có thể hoạt động ở một trong hai chế độ:
Chế độ MIN: CPU tự tạo ra các tín hiệu điều khiển hoạt động của BUS (các chân từ24 đến 34) 1 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND Vcc AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD RQ/GT0 (HOLD) RQ/GT1 (HLDA) LOCK (WR) S2 (O/M) S1 (DT/R) S0 (DEN) QS0 (ALE) QS1 (INTA) TEST READY RESET 1 20 40 21 8086 CPU
Hình II. 14. Sơ đồ nối chân trung tâm Vi xử lý 8086
µP8086 được chế
tạo theo cơng nghệ HMOS,
đóng vỏ CerDIP 40 chân. Là loại Vi xử lý có khả
năng xử lý trực tiếp dữ liệu 8 hoặc 16 bit. Về tập lệnh, µP8086 hồn tồn tương thích với tập lệnh của iAPX86/10 và về phần cứng, hoàn tồn tương thích với các mạch ngoại vi của các trung tâm 8080/8085 của Intel.
Chếđộ MAX: CPU chỉ đưa ra các tín hiệu trạng thái, cần thêm một
chip điều khiển BUS (BUS controller 8288) và chip này sẽ thông
dịch các tín hiệu trạng thái thành các tín hiệu điều khiển BUS tương thích với cấu trúc MULTIBUSTM, cách này đảm bảo hoạt động đọc số liệu ổn định hơn.
Hình II. 11 là sơ đồ nối chân của µP8086
+ AD15 – AD0: BUS dồn kênh dữ liệu và địa chỉ 16 bits
+ A19 – A16 / S6 – S3: 4 bits địa chỉ cao hoặc 4 tín hiệu trạng thái hoạt động hiện tại của CPU
S4 S3 Thanh ghi được truy xuất
0 0 ES 0 1 SS 1 0 CS 1 1 DS S5 chỉ trạng thái cờ ngắt S6 luôn luôn bằng 0
+ BHE/S7: Tín hiệu này kết hợp với chân địa chỉ A0 cho chỉ thị các trạng thái sau:
BHE A0
0 0 Một từđã được truyền qua D15 – D0
0 1 Một Byte trên D15 –D8 được truy xuất tới một địa chỉ Byte lẻ
1 0 Một Byte trên D7 – D0 được truy xuất tới một địa chỉ Byte chẵn 1 1 chưa xác định
+ RD: Nếu bằng “1” đang đọc bộ nhớ (hoặc thiết bị vào/ra) Nếu bằng “0” đang ghi ra bộ nhớ (hoặc thiết bị vào/ra)
+ READY: nếu bộ nhớ (hoặc thiết bị vào/ra) cần truy nhập hoàn tất việc chuyển dữ liệu đến (hoặc đi) chúng cần phát ra tín hiệu READY ở mức “1” tới chân CPU, chỉ khi ấy CPU mới đọc số liệu vào hoặc đưa dữ liệu ra
+ INTR: CPU kiểm tra trạng thái chân này sau khi thực hiện xong mỗi lệnh để xét xem có yêu cầu ngắt từ phần cứng đến hay không, nếu ở mức “1”, CPU sẽ chuyển sang phục vụ ngắt. Thao tác kiểm tra này có thể “chr” được nhờ dùng mặt nạ che ngắt
+ TEST: Lối vào này của CPU luôn luôn được kiểm tra trong lệnh WAIT. Nếu bằng “0” CPU tiếp tục thực hiện chương trình, nếu bằng “1”, CPU chạy các chu trình giả cho tới khi TEST = “0”.
+ NMI: Chân ngắt theo sườn lên của xung, không che được.
+ RESET: Chân nhận tín hiệu tái khởi động hệ thống. Nếu có sự thây đổi từ “0” lên “1” và tồn tại tối thiểu trong 4 nhịp đồng hồ thì hệ thống sẽ tự khởi động lại.
+ CLK: Lối vào của xung nhịp đồng hồ + Vcc: Nguồn nuôi +5V
+ GND: Chân nối đất (0V)
+ MN/MX: Khi được nối với Vcc, µP8086 hoạt động ở chế độ MIN, nếu nối với GND, hoạt động ở chế độ MAX
+ S2, S1, S0: Ở chế độ MAX, chip điều khiển BUS sử dụng 3 tín hiệu trạng thái này để phát ra các tín hiệu điều khiển truy xuất bộ nhớ và thiết bị vào/ra. Tổ hợp có ý nghĩa như sau
S2 S1 S0
0 0 0 yêu cầu ngắt cứng qua chân INTR được chấp nhận
0 0 1 đọc thiết bị vào/ra
0 1 0 Ghi thiết bị vào/ra
0 1 1 CPU bị treo 1 0 0 nạp mã chương trình vào hàng nhận lệnh 1 0 1 đọc bộ nhớ 1 1 0 ghi vào bộ nhớ 1 1 1 trạng thái thụđộng + RQ/GT0 , RQ/GT1: Tín hiệu phục vụ việc chuyển mạch BUS cục bộ (Local BUS) giữa các đơn vị làm chủ BUS (BUS master). BUS cục bộ là BUS giữa các đơn vị xử lý (không phải là BUS nối với các thiết bị ngoại vi). Đơn vị làm chủ BUS là µP8086 hoặc một chip điều khiển nào đó (ví dụ DMAC) hiện đang nắm quyền điều khiển BUS cục bộ.
+ LOCK: nếu bằng “0”, đơn vị làm chủ BUS không nhượng quyền làm chủ BUS cục bộ
+ QS1, QS0 chỉ thị trạng thái của hàng nhận lệnh trước PQ
0 1 byte 1 của mã toán trong PQ được xử lý
1 0 hàng đợi lệnh được xoá
1 1 byte 2 của mã toán trong PQ được xử lý